電工電子觸發(fā)器和時序邏輯電路課件

第14章觸發(fā)器和時序邏輯電路14.1雙穩(wěn)態(tài)觸發(fā)器14.2寄存器14.3計數(shù)器第14章觸發(fā)器和時序邏輯電路14.1雙穩(wěn)態(tài)觸發(fā)器

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關。當輸入信號消失后，電路狀態(tài)可維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器，是構成時序電路的基本邏輯單元。特點：1.有兩個穩(wěn)定狀態(tài)輸出狀態(tài)“0”態(tài)和“1”態(tài)；2.輸出狀態(tài)可由輸入信號置成“0”或“1”態(tài)；3.也可或保持原狀態(tài)，即具有記憶功能。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原14.1雙穩(wěn)態(tài)觸發(fā)器本節(jié)須掌握1.RS、JK、D三種觸發(fā)器的邏輯功能。2.不同結構觸發(fā)器的動作特點。14.1雙穩(wěn)態(tài)觸發(fā)器本節(jié)須掌握&QQG1&G2SDRD14.1.1RS觸發(fā)器1.基本RS觸發(fā)器正常情況下，兩輸出端的狀態(tài)保持相反。以Q端的邏輯電平表示觸發(fā)器的狀態(tài).即Q=1，Q=0時，稱為1態(tài)；反之為0態(tài)。&QQG1&G2SDRD14.1.1RS觸發(fā)器1.基本R

觸發(fā)器輸出與輸入的邏輯關系10(1)SD=1，RD=0&QQG1&G2SDRD10結論：不論觸發(fā)器原來為何種狀態(tài)(2)SD=0，RD=10101&QQG1&G2SDRD當SD=1，RD=0時，觸發(fā)器置0，又稱為復位。當SD=0，RD=1時，觸發(fā)器置1，又稱為置位。觸發(fā)器輸出與輸入的邏輯關系10(1)SD=1，RD=11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1&QQG1&G2SDRD11101100&QQG1&G2SDRD同理：原態(tài)為“1”態(tài)保持為“1”態(tài)保持記憶11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=&QQG1&G2SDRD11001110若G1先翻轉，則觸發(fā)器為“0”態(tài)(4)SD=0，RD=0

當信號SD=RD

=0同時變?yōu)?時，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，新狀態(tài)不能確定。禁止出現(xiàn)若G2先翻轉，則觸發(fā)器為“1”態(tài)&QQG1&G2SDRD11001110若G1先翻轉，則觸發(fā)基本R－S

觸發(fā)器狀態(tài)表邏輯符號QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效基本R－S觸發(fā)器狀態(tài)表邏輯符號QQSDRDSDRDQ12.

可控

RS

觸發(fā)器基本R-S觸發(fā)器導引電路&G4SR&G3CP&G1&G2SDRDQQ時鐘脈沖SDRD僅用于預置觸發(fā)器的初始狀態(tài)，工作過程中應處于高電平，對電路工作狀態(tài)無影響。當CP=0時RS

輸入狀態(tài)不起作用2.可控RS觸發(fā)器基本R-S觸發(fā)器導引電路&G4SR&當CP=1時觸發(fā)器狀態(tài)由RS

輸入狀態(tài)決定。1&G1&G2QQ&G4SR&G3CP可控RS

觸發(fā)器狀態(tài)表SDRDQ100置0011置111不變保持00同時變1后不確定功能SR01000110當CP=1時觸發(fā)器狀態(tài)由RS輸入狀態(tài)決定。1&G1練習:畫出可控RS

觸發(fā)器的輸出波形，初始為0態(tài)不定不定QQ0100SR01010111不定Qn+1QnRSCP可控RS觸發(fā)器邏輯符號QQSRCPSDRD練習:畫出可控RS觸發(fā)器的輸出不定不定QQ010存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉一次以上?？朔k法：采用JK

觸發(fā)器或D

觸發(fā)器存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈14.1.2JK觸發(fā)器1.電路結構

C主觸發(fā)器JKRS

C從觸發(fā)器QQQSDRDCP特點：●主從觸發(fā)器不會同時打開?！?/p>

CP=0時觸發(fā)器狀態(tài)不變?！?/p>

CP=1時觸發(fā)器狀態(tài)不變。(主觸發(fā)器打開)●觸發(fā)器狀態(tài)在CP時發(fā)生改變。(CP=1時主觸發(fā)器的狀態(tài)決定了CP=0時從觸發(fā)器的狀態(tài))114.1.2JK觸發(fā)器1.電路結構C主觸發(fā)器JKRS2.JK觸發(fā)器狀態(tài)表Qn10011100Qn01J

K

Qn

Qn+10001101101010101J

K

Qn+100Qn

01010111Qn保持置0置1翻轉CPQJKSDRDQ2.JK觸發(fā)器狀態(tài)表Qn101例：畫出下降沿觸發(fā)的JK

觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉例：畫出下降沿觸發(fā)的JK觸發(fā)器工作波形CPJKQ下降沿觸發(fā)14.1.3D

觸發(fā)器1.電路結構CPQJKSDRDQ1D2.功能D

Qn+1

0101上升沿觸發(fā)翻轉DCPQQRDSD14.1.3D觸發(fā)器1.電路結構CPQJKSDRDQ1例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉例：D觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉14.2

寄存器

寄存器用來暫時存放參與運算的數(shù)據(jù)和運算結果，它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放多位二進制數(shù)，則需要多個觸發(fā)器。按功能分類數(shù)碼寄存器移位寄存器寄存器存取數(shù)碼的方式：并行和串行。14.2寄存器寄存器用來暫時存放參與運算的RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q314.2.1數(shù)碼寄存器清零寄存并行輸入輸出方式1101寄存數(shù)碼1101RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2Q21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每當來一個時鐘脈沖，觸發(fā)器的狀態(tài)就向左或向右移動一位。21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q0QJKFF2QJKFF1QJKFF3數(shù)據(jù)依次向左移動，稱左移寄存器，串行輸入，并行輸出。QQQ從高位向低位依次輸入數(shù)碼輸入寄存數(shù)碼單向移位寄存器清零D1移位脈沖23410111QQ314.3

計數(shù)器

計數(shù)器是累計輸入脈沖的個數(shù)的時序電路，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器(按計數(shù)制)14.3計數(shù)器計數(shù)器是累計輸入脈沖的個數(shù)的時序電14.3.1二進制計數(shù)器1.按二進制運算規(guī)律“逢二進一”累計脈沖個數(shù)。2.一個觸發(fā)器就是一個1位的二進制計數(shù)器。3.n個觸發(fā)器可以構成2n進制計數(shù)器。最大計數(shù)值2n-1計數(shù)脈沖計數(shù)器Q1Q0CP14.3.1二進制計數(shù)器1.按二進制運算規(guī)律“逢二進一1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖清零RD2分頻4分頻8分頻CP12345678Q0Q1Q21.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1F1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖清零RD計數(shù)脈沖PC不同時送給各觸發(fā)器，每個觸發(fā)器翻轉的時間有先后，與計數(shù)脈沖不同步--異步計數(shù)器。1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FCP12345678Q0Q1Q2Q2

Q1

Q0

012345678脈沖數(shù)000001010011100101110111000三位異步二進制加法計數(shù)器狀態(tài)表CP12345678Q0Q1Q2Q2Q12.同步二進制加法計數(shù)器同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK2.同步二進制加法計數(shù)器同步計數(shù)器：計數(shù)脈沖同時接到各位1.寫出J、K端邏輯表達式FF0FF1FF2FF3J0=K0=1J1=K1=Q0nJ2=K2=Q1n

Q0nJ3=K3=Q2n

Q1n

Q0n分析步驟QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK1.寫出J、K端邏輯表達式FF0FF1FF2FF3J0=計數(shù)脈沖數(shù)計數(shù)狀態(tài)Q3Q2Q1Q001234567800002.根據(jù)輸出表達式寫出狀態(tài)轉換表計數(shù)脈沖數(shù)計數(shù)狀態(tài)Q3Q2Q1Q0910111213141516J0=K0=1J1=K1=Q0nJ2=K2=Q1n

Q0nJ3=K3=Q2n

Q1n

Q0n0101010101010101010101010101010100101101001011010000001011111101計數(shù)計數(shù)狀態(tài)Q3Q2Q1Q000Q0Q1Q2Q3CP12345678910十六進制計數(shù)器工作波形Q0Q1Q2Q3CP12345678910十六進制計數(shù)器工作3.集成計數(shù)器A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<

RD

CPEPETLD輸入輸出Q3Q2Q1Q0A3A2A1A0

功能表邏輯符號011111000110011d3d2d1d0d3d2d1d0計數(shù)保持0000異步清零同步置數(shù)集成同步二進制計數(shù)器---74LS1613.集成計數(shù)器A0A1A3A2EPETCPLDQ0Q3Q1Q如何構成N進制計數(shù)器方法一反饋置0法：例1:用161和與非門實現(xiàn)十進制計數(shù)。利用計數(shù)器的復位端強迫計數(shù)器清零,重新開始新一輪計數(shù)----N進制N反饋設計數(shù)范圍

0000--1001CPA0A1A3A2EPETLDQ0Q3Q1Q2RD74LS161<&1010如何構成N進制計數(shù)器方法一反饋置0法：例1:用161和與非A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<方法二：置數(shù)法。計數(shù)至1001時，置數(shù)0000000011001&利用計數(shù)器的同步置數(shù)端,重新開始新一輪計數(shù)----N進制N-1反饋A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD7A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<000010110&例2:用161和與非門實現(xiàn)7進制計數(shù)。A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD714.3.2十進制計數(shù)器2、集成異步十進制計數(shù)器74LS2901、集成同步十進制計數(shù)器74LS160---功能同74LS161用四位二進制數(shù)來代表十進制的0—9，又稱為二—十進制計數(shù)器。A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS160<14.3.2十進制計數(shù)器2、集成異步十進制計數(shù)器74LS274LS290計數(shù)器

Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF074LS290計數(shù)器Q1RDCP0&R02R01S9111111010R01S92S91R02有任一為0且有任一為0計數(shù)置9不同時為174LS290功能表輸入輸出Q2Q3R01S92S91R02Q1Q0清零不同時為1000011111010R01S92S91R02有任一為0且有任一為計數(shù)功能0011Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0輸出二進制輸出五進制計數(shù)功能0011Q1RDCP0&R02R01S91SQ1QJKQFF1QJKQFF2Q2QJKQFF3Q3CP1CP12345Q1Q2Q3J2=1K2=1J3=Q2n

Q1n

K3=1J1=Q3nK1=1000100010110001000異步五進制計數(shù)器Q1QJKQFF1QJKQFF2Q2QJKQFF3Q3CQ1QJKQFF1QJKQFF2Q2QJKQFF3Q3CP1CP12345Q1Q2Q3000100010110001000異步五進制計數(shù)器Q0CP0QJKQFF0異步十進制計數(shù)器Q1QJKQFF1QJKQFF2Q2QJKQFF3Q3CS92S91Q3Q0Q2Q1R01R02CP1CP0五進制輸出5進制脈沖輸入2進制脈沖輸入二進制輸出74LS29074LS290符號S92S91Q3Q0Q2Q1R01R02CP1CP0五進制輸當狀態(tài)0110（6）出現(xiàn)時，將Q2=1，Q1=1送到復位端R01和R02，使計數(shù)器立即清零。狀態(tài)0110僅瞬間存在。反饋置0法實現(xiàn)用一片74LS290構成十以內的任意進制計數(shù)器例：六進制計數(shù)器1111S92S91Q3Q0Q2Q1R01R02CP1CP0計數(shù)脈沖計數(shù)器清零當狀態(tài)0110（6）出現(xiàn)時，將Q2=1，Q1=1送到復第14章觸發(fā)器和時序邏輯電路14.1雙穩(wěn)態(tài)觸發(fā)器14.2寄存器14.3計數(shù)器第14章觸發(fā)器和時序邏輯電路14.1雙穩(wěn)態(tài)觸發(fā)器

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關。當輸入信號消失后，電路狀態(tài)可維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器，是構成時序電路的基本邏輯單元。特點：1.有兩個穩(wěn)定狀態(tài)輸出狀態(tài)“0”態(tài)和“1”態(tài)；2.輸出狀態(tài)可由輸入信號置成“0”或“1”態(tài)；3.也可或保持原狀態(tài)，即具有記憶功能。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原14.1雙穩(wěn)態(tài)觸發(fā)器本節(jié)須掌握1.RS、JK、D三種觸發(fā)器的邏輯功能。2.不同結構觸發(fā)器的動作特點。14.1雙穩(wěn)態(tài)觸發(fā)器本節(jié)須掌握&QQG1&G2SDRD14.1.1RS觸發(fā)器1.基本RS觸發(fā)器正常情況下，兩輸出端的狀態(tài)保持相反。以Q端的邏輯電平表示觸發(fā)器的狀態(tài).即Q=1，Q=0時，稱為1態(tài)；反之為0態(tài)。&QQG1&G2SDRD14.1.1RS觸發(fā)器1.基本R

觸發(fā)器輸出與輸入的邏輯關系10(1)SD=1，RD=0&QQG1&G2SDRD10結論：不論觸發(fā)器原來為何種狀態(tài)(2)SD=0，RD=10101&QQG1&G2SDRD當SD=1，RD=0時，觸發(fā)器置0，又稱為復位。當SD=0，RD=1時，觸發(fā)器置1，又稱為置位。觸發(fā)器輸出與輸入的邏輯關系10(1)SD=1，RD=11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1&QQG1&G2SDRD11101100&QQG1&G2SDRD同理：原態(tài)為“1”態(tài)保持為“1”態(tài)保持記憶11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=&QQG1&G2SDRD11001110若G1先翻轉，則觸發(fā)器為“0”態(tài)(4)SD=0，RD=0

當信號SD=RD

=0同時變?yōu)?時，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，新狀態(tài)不能確定。禁止出現(xiàn)若G2先翻轉，則觸發(fā)器為“1”態(tài)&QQG1&G2SDRD11001110若G1先翻轉，則觸發(fā)基本R－S

觸發(fā)器狀態(tài)表邏輯符號QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效基本R－S觸發(fā)器狀態(tài)表邏輯符號QQSDRDSDRDQ12.

可控

RS

觸發(fā)器基本R-S觸發(fā)器導引電路&G4SR&G3CP&G1&G2SDRDQQ時鐘脈沖SDRD僅用于預置觸發(fā)器的初始狀態(tài)，工作過程中應處于高電平，對電路工作狀態(tài)無影響。當CP=0時RS

輸入狀態(tài)不起作用2.可控RS觸發(fā)器基本R-S觸發(fā)器導引電路&G4SR&當CP=1時觸發(fā)器狀態(tài)由RS

輸入狀態(tài)決定。1&G1&G2QQ&G4SR&G3CP可控RS

觸發(fā)器狀態(tài)表SDRDQ100置0011置111不變保持00同時變1后不確定功能SR01000110當CP=1時觸發(fā)器狀態(tài)由RS輸入狀態(tài)決定。1&G1練習:畫出可控RS

觸發(fā)器的輸出波形，初始為0態(tài)不定不定QQ0100SR01010111不定Qn+1QnRSCP可控RS觸發(fā)器邏輯符號QQSRCPSDRD練習:畫出可控RS觸發(fā)器的輸出不定不定QQ010存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉一次以上?？朔k法：采用JK

觸發(fā)器或D

觸發(fā)器存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈14.1.2JK觸發(fā)器1.電路結構

C主觸發(fā)器JKRS

C從觸發(fā)器QQQSDRDCP特點：●主從觸發(fā)器不會同時打開。●

CP=0時觸發(fā)器狀態(tài)不變。●

CP=1時觸發(fā)器狀態(tài)不變。(主觸發(fā)器打開)●觸發(fā)器狀態(tài)在CP時發(fā)生改變。(CP=1時主觸發(fā)器的狀態(tài)決定了CP=0時從觸發(fā)器的狀態(tài))114.1.2JK觸發(fā)器1.電路結構C主觸發(fā)器JKRS2.JK觸發(fā)器狀態(tài)表Qn10011100Qn01J

K

Qn

Qn+10001101101010101J

K

Qn+100Qn

01010111Qn保持置0置1翻轉CPQJKSDRDQ2.JK觸發(fā)器狀態(tài)表Qn101例：畫出下降沿觸發(fā)的JK

觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉例：畫出下降沿觸發(fā)的JK觸發(fā)器工作波形CPJKQ下降沿觸發(fā)14.1.3D

觸發(fā)器1.電路結構CPQJKSDRDQ1D2.功能D

Qn+1

0101上升沿觸發(fā)翻轉DCPQQRDSD14.1.3D觸發(fā)器1.電路結構CPQJKSDRDQ1例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉例：D觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉14.2

寄存器

寄存器用來暫時存放參與運算的數(shù)據(jù)和運算結果，它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放多位二進制數(shù)，則需要多個觸發(fā)器。按功能分類數(shù)碼寄存器移位寄存器寄存器存取數(shù)碼的方式：并行和串行。14.2寄存器寄存器用來暫時存放參與運算的RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q314.2.1數(shù)碼寄存器清零寄存并行輸入輸出方式1101寄存數(shù)碼1101RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2Q21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每當來一個時鐘脈沖，觸發(fā)器的狀態(tài)就向左或向右移動一位。21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q0QJKFF2QJKFF1QJKFF3數(shù)據(jù)依次向左移動，稱左移寄存器，串行輸入，并行輸出。QQQ從高位向低位依次輸入數(shù)碼輸入寄存數(shù)碼單向移位寄存器清零D1移位脈沖23410111QQ314.3

計數(shù)器

計數(shù)器是累計輸入脈沖的個數(shù)的時序電路，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器(按計數(shù)制)14.3計數(shù)器計數(shù)器是累計輸入脈沖的個數(shù)的時序電14.3.1二進制計數(shù)器1.按二進制運算規(guī)律“逢二進一”累計脈沖個數(shù)。2.一個觸發(fā)器就是一個1位的二進制計數(shù)器。3.n個觸發(fā)器可以構成2n進制計數(shù)器。最大計數(shù)值2n-1計數(shù)脈沖計數(shù)器Q1Q0CP14.3.1二進制計數(shù)器1.按二進制運算規(guī)律“逢二進一1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖清零RD2分頻4分頻8分頻CP12345678Q0Q1Q21.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1F1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖清零RD計數(shù)脈沖PC不同時送給各觸發(fā)器，每個觸發(fā)器翻轉的時間有先后，與計數(shù)脈沖不同步--異步計數(shù)器。1.異步二進制加法計數(shù)器QJKQQ0FF0QJKQQ1FCP12345678Q0Q1Q2Q2

Q1

Q0

012345678脈沖數(shù)000001010011100101110111000三位異步二進制加法計數(shù)器狀態(tài)表CP12345678Q0Q1Q2Q2Q12.同步二進制加法計數(shù)器同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK2.同步二進制加法計數(shù)器同步計數(shù)器：計數(shù)脈沖同時接到各位1.寫出J、K端邏輯表達式FF0FF1FF2FF3J0=K0=1J1=K1=Q0nJ2=K2=Q1n

Q0nJ3=K3=Q2n

Q1n

Q0n分析步驟QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK1.寫出J、K端邏輯表達式FF0FF1FF2FF3J0=計數(shù)脈沖數(shù)計數(shù)狀態(tài)Q3Q2Q1Q001234567800002.根據(jù)輸出表達式寫出狀態(tài)轉換表計數(shù)脈沖數(shù)計數(shù)狀態(tài)Q3Q2Q1Q0910111213141516J0=K0=1J1=K1=Q0nJ2=K2=Q1n

Q0nJ3=K3=Q2n

Q1n

Q0n0101010101010101010101010101010100101101001011010000001011111101計數(shù)計數(shù)狀態(tài)Q3Q2Q1Q000Q0Q1Q2Q3CP12345678910十六進制計數(shù)器工作波形Q0Q1Q2Q3CP12345678910十六進制計數(shù)器工作3.集成計數(shù)器A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<

RD

CPEPETLD輸入輸出Q3Q2Q1Q0A3A2A1A0

功能表邏輯符號011111000110011d3d2d1d0d3d2d1d0計數(shù)保持0000異步清零同步置數(shù)集成同步二進制計數(shù)器---74LS1613.集成計數(shù)器A0A1A3A2EPETCPLDQ0Q3Q1Q如何構成N進制計數(shù)器方法一反饋置0法：例1:用161和與非門實現(xiàn)十進制計數(shù)。利用計數(shù)器的復位端強迫計數(shù)器清零,重新開始新一輪計數(shù)----N進制N反饋設計數(shù)范圍

0000--1001CPA0A1A3A2EPETLDQ0Q3Q1Q2RD74LS161<&1010如何構成N進制計數(shù)器方法一反饋置0法：例1:用161和與非A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<方法二：置數(shù)法。計數(shù)至1001時，置數(shù)0000000011001&利用計數(shù)器的同步置數(shù)端,重新開始新一輪計數(shù)----N進制N-1反饋A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD7A0A1A3A2EPETCPLDQ0Q3Q1Q2RCORD74LS161<000010110&例2:用