畫(huà)版圖時(shí)常見(jiàn)問(wèn)題解析

畫(huà)版圖時(shí)常見(jiàn)問(wèn)題解析畫(huà)版圖時(shí)常見(jiàn)問(wèn)題解析畫(huà)版圖時(shí)常見(jiàn)問(wèn)題解析資料僅供參考文件編號(hào)：2022年4月畫(huà)版圖時(shí)常見(jiàn)問(wèn)題解析版本號(hào)：A修改號(hào)：1頁(yè)次：1.0審核：批準(zhǔn):發(fā)布日期：畫(huà)版圖時(shí)常見(jiàn)錯(cuò)誤及注意事項(xiàng)一、金屬線(xiàn)寬及間距這是畫(huà)版圖時(shí)很容易犯的錯(cuò)誤，以下是每層金屬走線(xiàn)的最小線(xiàn)寬及同層金屬不同線(xiàn)條之間的最小距離（二者相同）：M1M2M3M4二、DRC常見(jiàn)錯(cuò)誤及解決方法DRC即設(shè)計(jì)規(guī)則檢查，是對(duì)IC版圖做幾何空間檢查，以確保線(xiàn)路能夠被特定加工工藝實(shí)現(xiàn)。問(wèn)題描述解決辦法建議Min.M1area<MinimumareaofM1region≥版圖連線(xiàn)未完成之前由于端口懸空產(chǎn)生的錯(cuò)誤，先不用理會(huì)，完成之后，自動(dòng)消失Min.differentpotentialNWELspace>保持不同電位的N阱之間的最小距離為盡量避免把兩個(gè)襯底電位不相同的管子放一起Min.samepotentialNWELspace>保持相同電位的N阱之間的最小距離為NPspace>(NP：N+S/DImplantatiaon)保持兩個(gè)N管N+注入?yún)^(qū)最小距離（對(duì)應(yīng)的Layername為NIMP層）PPspace>(PP：P+S/DImplantatiaon)保持兩個(gè)P管P+注入?yún)^(qū)最小距離（對(duì)應(yīng)PIMP層）VIA3mustbex通孔的大小由默認(rèn)值決定，不能更改{@Min.spacebetweentwoVTM_Nregions<}保持兩個(gè)器件的VTM_N層間距>=同樣是距離的問(wèn)題，這是中閾值管相對(duì)其它管子多出的一層掩模層AbentPOregionisnotallowedinVTM_Nregion用POLY做連接時(shí)POLY的寬度必須與管子的柵長(zhǎng)相等直接用POLY連接兩個(gè)器件的柵時(shí)，首先必須保證兩個(gè)器件的柵長(zhǎng)相等！@AnypointinsideNMOSsource/drainspacetothenearestPWSTRAPinthesamePW<=30um@AnypointinsidePMOSsource/drainspacetothenearestNWSTRAPinthesameNW<=30um對(duì)相應(yīng)的器件打阱即可Min.NTAPbyNP<withPWLL<在通孔周?chē)?huà)N阱，使得N阱到擴(kuò)散區(qū)的距離>=這是在自動(dòng)生成M1_NWELLcontact時(shí)產(chǎn)生的錯(cuò)誤，是由于自動(dòng)生成的contact的擴(kuò)散區(qū)到NWELL的距離小于上面的錯(cuò)誤大多是距離的問(wèn)題，有時(shí)這些要求滿(mǎn)足了，還會(huì)出現(xiàn)一些問(wèn)題，這時(shí)就要考慮是不是器件選用的錯(cuò)誤。三、天線(xiàn)效應(yīng)檢測(cè)天線(xiàn)效應(yīng)檢測(cè)也屬于DRC檢測(cè)，只不過(guò)所用規(guī)則文件不同。Attention：1）開(kāi)始布局時(shí)，不要為了節(jié)省面積而把器件放置的過(guò)于緊密（主要是注意兩個(gè)不同電位N阱之間的距離，根據(jù)情況可以把這樣的管子分開(kāi)放置），盡量把N管和P管分開(kāi)。2）PMOS管間距的問(wèn)題（NWELspace）①對(duì)于阱電位不同的P管，任何情況下，阱與阱之間的距離不得小于。②對(duì)于阱電位相同的P管，不管是完全并聯(lián)還是普通連接，只要它們的阱電位相同，都有兩種排列方式，一種是根據(jù)規(guī)則使其間距大于等于，另一種則是使其邊緣重合（這種情況應(yīng)該是默認(rèn)把管子做在同一個(gè)阱中）。如下例所示，圖1中，M0管是兩個(gè)完全并聯(lián)的P管（m=2），M1和M2是兩個(gè)普通連接的P管，圖2和圖3即為分別用兩種不同方案實(shí)現(xiàn)的版圖（方案Ⅰ--NWELspace>，方案Ⅱ--NWELspace=0um）。圖1電路方案Ⅰ--NWELspace>圖2相應(yīng)的版圖（方案Ⅰ--NWELspace>）方案Ⅱ--NWELspace=0um圖3相應(yīng)的版圖（方案Ⅱ--NWELspace=0um）建議用第二種方式，便于排列而且節(jié)省空間。3）邊畫(huà)邊做DRC檢測(cè)，發(fā)現(xiàn)錯(cuò)誤及時(shí)修改(主要是為了監(jiān)測(cè)金屬走線(xiàn)的間距和管子之間的距離)，這樣可以減少很多不必要的麻煩，節(jié)省時(shí)間。4）需要等間距排列器件時(shí)，可以選用快捷方式Edit->Other->Align選中需要排列的器件，然后打開(kāi)此窗口。在A(yíng)lignmentDirection中選擇器件排列的方向，Spacings中輸入器件的間距，然后點(diǎn)擊“SetNewRefernce”，再點(diǎn)擊剛才選中的器件即可。這種快捷方式的使用，不但可以保證版圖的精確性而且可以節(jié)省大量的時(shí)間?、芸截愃说碾娐樊?huà)版圖時(shí)，若此電路包含模塊的調(diào)用，那么在把模塊也拷到自己的Library下時(shí)別忘了修改電路中被調(diào)用模塊的路徑名！這樣在自動(dòng)生成版圖時(shí)才不會(huì)產(chǎn)生錯(cuò)誤。四、LVS檢測(cè)LVS即版圖與電路圖一致性比較，是將版圖與電路