紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件

第3章CPU子系統(tǒng)※本章主要介紹:cPU的基本結(jié)場能部件構(gòu)部件之間的數(shù)據(jù)通路GPU的設(shè)計方法模型機處理器(CISC)MIPS32處理器(RISC)1/24第3章CPU子系統(tǒng)13.1CPU概述※CPU在計算機中的角色主機外圍設(shè)備硬盤主存CPU光盤鍵盤顯示器①數(shù)據(jù)運算功能CPU是計算機中的核心部件結(jié)構(gòu)最復(fù)雜、②系統(tǒng)控制功能技術(shù)難度最高!2/243.1CPU概述23.11CPU的基本結(jié)構(gòu)1、總體結(jié)構(gòu)模型※主要部件運算器(時序部件時鐘①時序系統(tǒng)信號②控制部件寄存器③緩存部件外部控制器片信號④寄存器(堆緩存部件⑤運算部件數(shù)據(jù)通路控制通路主存部件通過數(shù)據(jù)/控制通路數(shù)據(jù)信號控制信號互連,實現(xiàn)信息交互3/243.11CPU的基本結(jié)構(gòu)32、CPU的主要部件從硬件的角度,CPU內(nèi)部的主要部件包括(1)運算部件(2)緩存部件(3)寄存器通過數(shù)據(jù)通路/控制通路(4)控制器互相連接(5)時序部件各種功能部件,分別通過數(shù)據(jù)通路/控制通路互相連接形成CPU的硬件架構(gòu)→CPU的微架構(gòu)4/242、CPU的主要部件4(1)運算部件對操作數(shù)進行運算,主要是算術(shù)運算/邏輯運算基本組成如下運算結(jié)果輸出邏輯ALU輸入邏輯A輸入邏輯B數(shù)據(jù)源操作數(shù)5/24(1)運算部件5(2)緩存部件為提高CPU從主存中讀取指令/數(shù)據(jù)的效率,在cPU內(nèi)部集成了多級緩存部件。[作用]緩存從主存中讀取的部分指令/數(shù)據(jù)內(nèi)核程序的執(zhí)行具有局部性CPU提前把需要的指令數(shù)據(jù)調(diào)入緩存主存L1、L2和L3就是緩存部件6/24(2)緩存部件6(3)寄存器組(堆存儲各種用途的數(shù)據(jù)信息。[部件選用]一般用小容量的多端囗存儲器來構(gòu)成寄存器組,其中1個存儲單元作為1個寄存器基本類型如下:①通用寄存器:多個通用寄存器有全局唯一地址,可通過地址碼訪問,可在機器指令中直接使用。[功能]提供操作數(shù)、地址碼、存放運算結(jié)果等。7/24(3)寄存器組(堆7②暫存器[特征]多個,內(nèi)部專用,無需分配地址碼,不能在機器指令中使用[主要用途]用來暫存產(chǎn)生的臨時數(shù)據(jù),以備在后續(xù)操作過程中使用。③指令寄存器(IR)[主要用途]只有1個,用于存放指令代碼。從存儲器或者指令緩存中讀取到指令以后,就直接存入到指令寄存器中。8/24②暫存器8④程序計數(shù)器(PC)[主要用途]僅1個,用來指明指令在存儲器中的存放位置,即存儲單元的地址碼。OOFFPC指令1→IROOFF指令2[注意]取指令結(jié)束后,PC保存的地址碼自動修改,以指向下一條指令的存儲單元,修改量取決于指令字長和存儲器的編址單位。指令存儲器9/24④程序計數(shù)器(PC)9⑤程序狀態(tài)字寄存器(PSW)[主要用途]僅1個,記錄現(xiàn)行程序的運行狀態(tài)和程序的工作模式。令PSW特征位也叫標(biāo)志位,反映CPU的當(dāng)前狀態(tài)指令執(zhí)行時,根據(jù)情況自動設(shè)置這些特征位,作為后續(xù)操作的判斷依據(jù),通常有5類:進位溢出零值|負值|奇偶自動設(shè)置(具備該特征,就設(shè)置該標(biāo)志位=1)10/24⑤程序狀態(tài)字寄存器(PSW)10紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件11紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件12紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件13紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件14紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件15紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件16紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件17紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件18紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件19紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件20紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件21紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件22紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件23紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件24第3章CPU子系統(tǒng)※本章主要介紹:cPU的基本結(jié)場能部件構(gòu)部件之間的數(shù)據(jù)通路GPU的設(shè)計方法模型機處理器(CISC)MIPS32處理器(RISC)1/24第3章CPU子系統(tǒng)253.1CPU概述※CPU在計算機中的角色主機外圍設(shè)備硬盤主存CPU光盤鍵盤顯示器①數(shù)據(jù)運算功能CPU是計算機中的核心部件結(jié)構(gòu)最復(fù)雜、②系統(tǒng)控制功能技術(shù)難度最高!2/243.1CPU概述263.11CPU的基本結(jié)構(gòu)1、總體結(jié)構(gòu)模型※主要部件運算器(時序部件時鐘①時序系統(tǒng)信號②控制部件寄存器③緩存部件外部控制器片信號④寄存器(堆緩存部件⑤運算部件數(shù)據(jù)通路控制通路主存部件通過數(shù)據(jù)/控制通路數(shù)據(jù)信號控制信號互連,實現(xiàn)信息交互3/243.11CPU的基本結(jié)構(gòu)272、CPU的主要部件從硬件的角度,CPU內(nèi)部的主要部件包括(1)運算部件(2)緩存部件(3)寄存器通過數(shù)據(jù)通路/控制通路(4)控制器互相連接(5)時序部件各種功能部件,分別通過數(shù)據(jù)通路/控制通路互相連接形成CPU的硬件架構(gòu)→CPU的微架構(gòu)4/242、CPU的主要部件28(1)運算部件對操作數(shù)進行運算,主要是算術(shù)運算/邏輯運算基本組成如下運算結(jié)果輸出邏輯ALU輸入邏輯A輸入邏輯B數(shù)據(jù)源操作數(shù)5/24(1)運算部件29(2)緩存部件為提高CPU從主存中讀取指令/數(shù)據(jù)的效率,在cPU內(nèi)部集成了多級緩存部件。[作用]緩存從主存中讀取的部分指令/數(shù)據(jù)內(nèi)核程序的執(zhí)行具有局部性CPU提前把需要的指令數(shù)據(jù)調(diào)入緩存主存L1、L2和L3就是緩存部件6/24(2)緩存部件30(3)寄存器組(堆存儲各種用途的數(shù)據(jù)信息。[部件選用]一般用小容量的多端囗存儲器來構(gòu)成寄存器組,其中1個存儲單元作為1個寄存器基本類型如下:①通用寄存器:多個通用寄存器有全局唯一地址,可通過地址碼訪問,可在機器指令中直接使用。[功能]提供操作數(shù)、地址碼、存放運算結(jié)果等。7/24(3)寄存器組(堆31②暫存器[特征]多個,內(nèi)部專用,無需分配地址碼,不能在機器指令中使用[主要用途]用來暫存產(chǎn)生的臨時數(shù)據(jù),以備在后續(xù)操作過程中使用。③指令寄存器(IR)[主要用途]只有1個,用于存放指令代碼。從存儲器或者指令緩存中讀取到指令以后,就直接存入到指令寄存器中。8/24②暫存器32④程序計數(shù)器(PC)[主要用途]僅1個,用來指明指令在存儲器中的存放位置,即存儲單元的地址碼。OOFFPC指令1→IROOFF指令2[注意]取指令結(jié)束后,PC保存的地址碼自動修改,以指向下一條指令的存儲單元,修改量取決于指令字長和存儲器的編址單位。指令存儲器9/24④程序計數(shù)器(PC)33⑤程序狀態(tài)字寄存器(PSW)[主要用途]僅1個,記錄現(xiàn)行程序的運行狀態(tài)和程序的工作模式。令PSW特征位也叫標(biāo)志位,反映CPU的當(dāng)前狀態(tài)指令執(zhí)行時,根據(jù)情況自動設(shè)置這些特征位,作為后續(xù)操作的判斷依據(jù),通常有5類:進位溢出零值|負值|奇偶自動設(shè)置(具備該特征,就設(shè)置該標(biāo)志位=1)10/24⑤程序狀態(tài)字寄存器(PSW)34紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件35紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件36紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件37紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件38紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件39紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件40紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件41紀祿平計算機組成原理(第4版)31CPU子系統(tǒng)概述課件42紀祿平計算機