數(shù)字電子技術(shù)隨堂練習(xí)答案

1.D3.C4.．B．D2．2C221101100100、11011、、01011、00100、0101110100、D（已提交）．B．．．3.函數(shù)Y(A,B,C)=A′BC+AC′+B′的最小項(xiàng)之和的形式為（）。A．．．轉(zhuǎn)換成與非－與非式為（）。．．5.函數(shù)F=A'B'+AB轉(zhuǎn)換成或非－或非式為（）。A．F=(((AB)'+(A'B')')')'．F=((A+B)'+(A'+B')')'6.某邏輯電路的狀態(tài)表如圖2-1所示，其輸入變量為A，，C，輸出為F，則F的邏輯式為（）。的卡諾圖如圖2-2“與或”表達(dá)式為（）。B．．．1.圖3-1（a）、（b）、（d）中74系列TTL門電路的輸出狀態(tài)為低電平的是（）。A．Y1．Y2．Y3．Y4A.B.C.2.圖3-2（a）、（b）、（d）中74HC系列CMOS門電路的輸出狀態(tài)為低電平的是（）。A．Y1．Y2．Y3．Y4A.B.C.3.TTL或非門多余的輸入端在使用時(shí)（）。A.B.C.4.CMOS與非門多余的輸入端在使用時(shí)（）。A.B.C.5.和CMOS電路相比，TTL電路最突出的優(yōu)勢在于（）。A．可靠性高B．抗干擾能力強(qiáng)．速度快．功耗低A.B.C.6.和TTL電路相比，CMOS電路最突出的優(yōu)勢在于（）。A．可靠性高B．抗干擾能力強(qiáng)．速度快．功耗低A.B.C.7.在TTL門電路中，能實(shí)現(xiàn)“線與”邏輯功能的門為（）。A．三態(tài)門B．OC門．與非門．異或門8.在CMOSOD“線與”A．OD門B．三態(tài)門．或非門．異或門9.門電路中，能實(shí)現(xiàn)總線連接方式的門為（）。A．OD門B．OC門．或非門．三態(tài)門A.B.C.A.B.C.11.三態(tài)輸出的門電路其輸出端（）。A．可以并聯(lián)且實(shí)現(xiàn)“線與”．不能并聯(lián)也不能實(shí)現(xiàn)“線與”．可以并聯(lián)但不能實(shí)現(xiàn)“線與”D．無需并聯(lián)但可以實(shí)現(xiàn)“線與”A.B.C.12.圖3-3中由74系列TTLG輸出高電平/低電平時(shí)流出其輸出端的電流分別為（）。已知與非門的輸入電流為IIL=-1.6mAIIH=40uA。A．3IIH、3IILB3IIH、6IIL．6IIH、3IILD6IIH、6IILA.B.C.13.圖3-4中由74系列TTLG輸出高電平/低電平時(shí)流出其輸出端的電流分別為（）。已知或非門的輸入電流為IIL=-1.6mAIIH=40uA。A．3IIH、3IILB6IIH、6IIL．3IIH、6IILD6IIH、3IIL14.VOL(max)=0.5VVIL(max)=0.8V小輸出高電平VOH(min)=2.7V，最小輸入高電平VIH(min)=2.0V，則其低電平噪聲容限VNL等于（）。A．0.4VB．0.6V．0.3V．1.2V答題：A.B.C.D.（已提交）1.．．．．用3-8所2.、、、、、、、、、、、、用8選1所示，．圖圖（已提交）DQ=0Q*=0J=×，J=0，，D4.圖5.圖CD圖3圖00011011（已提交）1.圖（已提交）所示。所示。3.．D（已提交）1.2.512K×83.的ROM,5.CD（已提交）1.2.3.BC．4.5.Y（已提交）BT．多諧振蕩器'1.2.3.4.欲得到一個(gè)頻率高度穩(wěn)定的矩形波,5.C.D.6.1.8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最低位為1時(shí)，輸出電壓為0.02V，若輸入數(shù)字量為01001100時(shí)，2.某DAC的