Cadence原理圖庫設(shè)計(jì)

Cadence原理圖庫設(shè)計(jì)一.工具及庫文件目錄結(jié)構(gòu)Cadence提供PartDeveloper庫開發(fā)工具供大家建原理圖庫使用。Cadence的元件庫必具備如下文件目錄結(jié)構(gòu)為：Librarycellview(包括Sym_1,Entity,Chips,Part-table)Sym_1:存放元件符號Entity:存放元件端口的高層語言描述Chips:存放元件的物理封裝說明和屬性Part-table:存放元件的附力口屬性，用于構(gòu)造企業(yè)特定部件我們可以通過定義或修改上述幾個文件的內(nèi)容來創(chuàng)建和修改一個元件庫，但通過以下幾個步驟來創(chuàng)建元件庫則更直觀可靠一些。二.定義邏輯管腳在打開或新建的ProjectManager中，如圖示，打開PartDeveloperoProjectManager-T11FileViewToolsOptionsFlowshell：倒LibraryToolsFl。。PtannVariantEditorProgrammableIC?Flowshell：倒LibraryToolsFl。。PtannVariantEditorProgrammableIC?SimulateEOIF300SigXplcrerDesignManagerChec^PlusC^eferArchive?PackagerUtilities?hierarchyEditorSehjpConceptDesignSync*AllegroSpecCtraQuestSetupTemplatesPartSearchLibraryExploreLrnportPartdeveloperEditSinLulationViewsViewCaptureSymbolViewCorxeptSyrrbolViewAllegroSymbolAllegroSymbolEditorEadStackEditorVerifyagainstVerifyAllegroSymbolExportJg|x|tnccptII3L匚xpert:Jg|x|FileEditviewTpols飛malatesHelp*高。畫二成※0X富|*|]]0地目點(diǎn)擊CreateNew,下圖新菜單中提示大家選擇庫路徑，新建庫元件名稱及器件類型。點(diǎn)擊ok后，PartDeveloper首先讓大家輸入元件的邏輯管腳。一個原理圖符號可以有標(biāo)量管腳和矢量管腳。標(biāo)量管腳在符號中有確定位置，便于檢查信號與管腳的對應(yīng)，但矢量管腳卻可使原理圖更簡潔，適用于多位總線管腳。

點(diǎn)擊上圖中的Edit,編輯器會讓我們對首或尾帶有數(shù)字的字符串的多種輸入方式(A1;1A;1A1)進(jìn)行選擇，一但選定，編輯器即可對同時具有數(shù)字和字母的管腳輸入進(jìn)行矢量或標(biāo)量界定。管腳名首尾均不帶數(shù)字的字符串如A;A1A則自動被識別為標(biāo)量管腳。按照元件手冊決定管腳名稱及邏輯方向，選擇是否為低電平有效，點(diǎn)擊ADD即可加入新的管腳。(注：不論是標(biāo)量或矢量管腳，均可采用集體輸入，如在PinNames欄可輸入A1-A8,1C-16C)三.加入封裝相關(guān)信息點(diǎn)擊Packages按右鍵，選擇New,出現(xiàn)如下畫面。0國FileEditViewToolsTemplatesHelpLExpert:P占「tDeveloper等3口mM憑電亳X直W]FaekageUSymbols1^PartTableFiles迎YtrilotIrtppu-i/MapFilciVhdlWrappers/iapFiles白，Locic<Lrins.*OE*ICLK_AB

■vcc

-GHBGeneral0國FileEditViewToolsTemplatesHelpLExpert:P占「tDeveloper等3口mM憑電亳X直W]FaekageUSymbols1^PartTableFiles迎YtrilotIrtppu-i/MapFilciVhdlWrappers/iapFiles白，Locic<Lrins.*OE*ICLK_AB

■vcc

-GHBGeneral|FhysicalPinMappingCellPhysicalFartReftrsnc*D?￡i<nfttorFootprintInformationJE口ECJTFE:tyFootprintAUSYMBOLS:在Gerneral的各項(xiàng)填入相關(guān)信息，選擇SpecifyPackageType可指定封裝類型，在ReferenceDesignator中填入或選擇位號標(biāo)識，JEDEC_TYPE和ALT_SYMBOLS分別可填入對應(yīng)的PCB封裝類型及替代封裝。PhysicalPinMapping對話框涉及PCB封裝與原理圖庫符號的管腳對應(yīng)問題:1,如果在General中沒指定JEDEC_TYPE,可通過AddManually方式加入封裝管腳，選擇AddManually,點(diǎn)擊PinNumbers,出現(xiàn)AddPhysicalPinNumbers對話框，選擇Nuneric,輸入需要加的管腳或集體輸入比如至ij20的管腳均羅列到PhysicalPins欄內(nèi)。1-20,即可把1如果在General中指定了JEDEC_TYPE,管腳可以直接從封裝中提取。"Cone2dFileEditViewGeneralPhysicalfinMappingMapp*d/TotaJFfays：icalFins-H-ta中Ml1程七ka些電三□MTASywbol.^H0716Tt?e?w-b史IHFUT□E+1+1-Osym_lPiu"<TblIf1e]VeriloigWrappVlidJ.Wr*a.pp?i7s.L,agicaJ.FinIWFUTihpvFIHFUTINPUTPOTTERfsrmJB5B7BSVCCuiun?.pp?dJ.ajgic?land.1physictbJ.pinix?l?ct?d.SpacifyPityeica!PiniPinEumlbersLliKtractfromFootprirttf*Add.MPinEumlbersFliysiealPinFliysiealPin在Logical欄選擇邏輯管腳，在PhysicalPins欄內(nèi)選擇相應(yīng)封裝管腳，點(diǎn)擊Map,即可實(shí)現(xiàn)從原理圖符號到PCB封裝的管腳映射，如下圖。對于多行列封裝，可能存在A1-A10,B1-B10,C1-C10這樣的管腳，我們在加入PhysicalPins之前，應(yīng)在AddPhysicalPinNumbers對話框中選擇Grid陣列輸入，如下圖?！鯟onceptHDLEP&ckzgePropertiesFileEditViewGeneralPhysicalFinMappingL&gicalMlappedlfrotaliPhysicalPins：51ym」PartTaibleVerilogWrappVhdlWrappers,LogicalPinaZBffltwl□WflL?蛆Tjrjie■ConceptHDLEP&ckzgePropertiesFileEditViewGeneralPhysicalFinMappingL&gicalMlappedlfrotaliPhysicalPins：51ym」PartTaibleVerilogWrappVhdlWrappers,LogicalPinaZBffltwl□WflL?蛆TjrjieUWSPECMimb0/0AddPhysicalPinMjmbersxJ「Uw&ric；f*§rid：RowCclidjvinPhysicalPinSelectPins5PhysicalPinSelectPins5AlA2A344￡5A6ATA3A9ElB3B4B5ETB8ClC2C3C4C5C6CTC8C9Bl12D3D4D5D6ETD8ElE2E3EdE5EGETE3E92,如果在General中指定了JEDEC_TYPE,在PhysicalPinMapping對話框中允許我們通過封裝庫中已有封裝的既定管腳來實(shí)現(xiàn)管腳映射。在PhysicalPinMapping對話框中選擇ExtractFromFootprint,點(diǎn)擊PinNumbers后即可把已有封裝的管腳羅列到PhysicalPins欄內(nèi)。余下的映射操作同上。學(xué)會使用這個對兩者之間的對應(yīng)關(guān)系有好處。四.創(chuàng)建元件符號圖在PartDeveloper編輯器主界面選擇Symbols按右鍵選擇New,將出現(xiàn)如下界面提示我們選擇建立一個單部件元件還是多部件元件，多部件元件允許我們把元件符號拆成幾個部份分別表示物理封裝的一部份，在元件管腳非常多時比較適用。多部件元件與單部件元件的創(chuàng)建方法類似，我們就以單部件元件為例。ConceptHDLExpert:PartDeveloper-tei-ini日上把已有封裝的管腳羅列到PhysicalPins欄內(nèi)。余下的映射操作同上。學(xué)會使用這個對兩者之間的對應(yīng)關(guān)系有好處。四.創(chuàng)建元件符號圖在PartDeveloper編輯器主界面選擇Symbols按右鍵選擇New,將出現(xiàn)如下界面提示我們選擇建立一個單部件元件還是多部件元件，多部件元件允許我們把元件符號拆成幾個部份分別表示物理封裝的一部份，在元件管腳非常多時比較適用。多部件元件與單部件元件的創(chuàng)建方法類似，我們就以單部件元件為例。ConceptHDLExpert:PartDeveloper-tei-ini日上EditViewToolsTemplatesHelpSvnibolCreationWizard-SplitSymbol圜.+玨回/%T

hiLLL-La-□[W]T*SyabiolsPartT?bleFile!VerilogWrappers/MVhdlWrappers/MapLojgicalPiusSpeci￡ywhetheryouwanttocreateonesymbolthepinsaddedontoit』orcreatemultiplepins,splitacross府挺:適「SplitFirtSaacr^ES工ymb心;Nwiberof|下一步QD》|眼消|幫助選擇AllPin,然后點(diǎn)擊Next,則出現(xiàn)如下畫面。ConceptHDLExpert:PartDeuelFileEdityiewToolsTenriDlatesHelp十小目/哽，-.......-.......L.iLi..，什十小目/哽，-.......-.......L.iLi..，什3qI酣ax國號m而應(yīng)SymbolCreationWiwaB-SymbolKindsFoilowingarethev~ariouskindsofsymbolsthat,canforthispart.Selectoneorimoreo￡thecreatingsymiibols：歹L&gic^JL(SymbolwithoiiljflogiLagieal+Fatter+Ground(Sywbolwithlogical^powerand;LLaig￡cal+1TC(SymbolwithlogicalandILcrgical+Ptrwer+Ground+HC(Symbolwith,logical,power,giLogical,Tower+Ground(Asymibolwithlogic^lpinsandasyml&groundLLoigica1,1TC值sjTirbolwith.lo^icalpins：and.aEyrnbolwiiLLaigical,Fower+Ground.+NC(Asymbolwithlogicalpins皿dpower,ground皮HC「LoigicalzFowe^r+Groimi,1TC3Eymbcrlwithlogicalpins』總sj&Erouitdpinsandasymbolwith.（上一步⑥|下一步國】）|取消I弗助上圖中第一項(xiàng)Logical表示只把邏輯管腳體現(xiàn)在符號中，隱含電源和地；第二項(xiàng)Logic+Power+Ground表示把三者都體現(xiàn)在符號中，第三項(xiàng)Logic,Power+Ground表示把三者分別用兩個符號來表示，少用。如果選擇第一項(xiàng)則一定要通過POWER_GROUP屬性來定義電源和地。點(diǎn)擊Next,則出現(xiàn)如下畫面。此表提示我們可以更改或新建封裝類型，如不想更改和新建，則點(diǎn)擊ModifyExistingPackage后不更改內(nèi)容。點(diǎn)擊Next,出現(xiàn)如下畫面，點(diǎn)擊Finish,完成符號的初步編輯。ffl畝日國庭貨T

--+SymbolCreationWi/d「d-Surnma「ffl畝日國庭貨T

--+SymbolCreationWi/d「d-Surnma「vFollow]nf廿*thesymboli七也btcrttttd■y?-iPins：?OE*.CLK,九BAesdciatedPackageHomeElleEditWewZoolsTamrJafx”凸In等以厘圃?M片1SymbolPropertiese:?t也A-1011Packages□畫TASyabq]LsQsym_1FartTableFilesVeril&gWrappers/MlapFiVhdlWrippers/MipFilesLo&iealfi.nsPropertlesCallSymbolFinso國四段藝T

白！Li-！.k..:E￥iewsjin_lSymbol|taPartValidP*ConceptHDLExpert:PartDeveloper-FileEdit\；iewloolsTemplatestielp?上0畫*魔段電電X囹蹩因圜目Faclkagee□?TASyabolsPu"!TftMVerilogfrVhdlWrappLogicalILd＜上一步但）［匚垂二寸取消幫助如果選擇了電源和地的隱含方式，需要在Symbols的屬性欄的AdditionalProperties內(nèi)加Power_Group屬性如下圖示，注意對齊方式及可見性的選擇。?ConceptHOLExpert:Pe「tD巳廿曰lope「一temp.td「FisedSiz?AdditionalProperties；HaneValueVisible■1ifik上POTOR_tROUPVCC=SNAME▼□f*,P017ER_血叱&ND=SHAMEValueLeft▼J3-1選才SSymbolProperties的SymbolPins對話框，還可對符號中邏輯管腳的位置和次序進(jìn)行編輯。如下圖。

■ConceptHDLExpert:PartDeveloper-temp.taFileEditViewTools_?十口0oPackagee□ffiTASyabolsSymbolProperlies?.日-PartTableTiles.■ConceptHDLExpert:PartDeveloper-temp.taFileEditViewTools_?十口0oPackagee□ffiTASyabolsSymbolProperlies?.日-PartTableTiles.7trilo(Trapptri/MapFiVhdlWrappers/MapFil咱三L&picalPinfiHaneTypeTextFositQE*IWTVTOE*Left▼CLKiHrwCLKLeftTAiBFirriLeft▼r-IWPWBLVtFiztsonthissymbol:對SymbolsProperties編輯完成后，可點(diǎn)擊主菜單的sym_1按右鍵進(jìn)入Concept-HDL,在Concept-HDL中可適當(dāng)ConceptHDLExpert:PE「tOcuelDper-t白mp.tmFileEditViewToolsTemplatesHelp[SitM笈電亳X富智?Asd-aruBBT皤?:皿■辦q曲周■=■日：！i:中臼Verilog?VhdlWraiLoeicalNewAddLogicalPinsModifyPinListPropertiesFixedSl^e電Copy唱PastsXDeleteBjenaimeExpandtoBiteCollapseReverse因tOrderAssociatePinTextConcept-bPL調(diào)整管腳及文字的位置。在Concept-HDL中編輯符號圖形時，系統(tǒng)自動將柵格設(shè)置為0.052,意思是跟蹤柵格50mil,顯示柵格100mil,最好別更改這個默認(rèn)值，否則在原理圖設(shè)計(jì)時，會遇到麻煩。五創(chuàng)建Part-table文件Part-table文件用于靈活構(gòu)造部件以滿足用戶不同需要。例如我們可以在Part-table文件中重定義JEDEC_TYPE和ALT_SYMBOLS替代曾經(jīng)加入過的封裝信息。在PartDeveloper主界面點(diǎn)擊PartTableFiles,右鍵選擇New后進(jìn)入PtfEditor,如下圖。PtfEditor-part.ptfFileEditViewHelp口|用。|可回智㈣partptfSAD7D4H曰日的由PartRowsAdd|MLpartptfSAD7D4H曰日的由PartRowsAdd|ML|global