數(shù)字電子技術-模擬題參考答案 中國地質大學

中國地質大學(北京)繼續(xù)教育學院第17頁(共17頁)《數(shù)字電子技術》模擬題一,選擇題1.下列選項中,敘述不正確的是().A.接入濾波電容引入是消除競爭冒險的方法之一.B.引入選通脈沖不能消除競爭冒險.C.修改邏輯設計,增加冗余項是常用的消除競爭冒險的方法.D.化簡電路,減少邏輯器件數(shù)目,不能消除競爭冒險.[答案]:B2.下列選項中,敘述不正確的是().A.任意兩個不同的最小項之積,值恒為0.B.RAM的特點是一旦停電,所存儲的內容不會丟失.C.在邏輯代數(shù)中,常用的邏輯運算是與非,或非,與或非,異或等.D.單向導電特性是半導體二極管最顯著的特點.[答案]:B3.要產生10個順序脈沖,若用四位雙向移位寄存器CT74LS194來實現(xiàn),需()片.A.3B.4C.5D.10[答案]:A4.余3碼10001000對應的2421碼為().A.1010101B.10000101C.10111011D.11101011[答案]:C5.8位移位寄存器,串行輸入時經(jīng)()個脈沖后,8位數(shù)碼全部移入寄存器中.A.1B.2C.4D.8[答案]:D6.A+BC=().A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C7.EEPROM是指().A.隨機讀寫存儲器B.一次編程的只讀存儲器C.可擦可編程只讀存儲器D.電可擦可編程只讀存儲器[答案]:D8.下列說法正確的是()A.JK之間有約束B.主從JK觸發(fā)器的特性方程是CP上升沿有效.C.主從JK觸發(fā)器沒有空翻現(xiàn)象D.JK之間沒有約束[答案]:C9.要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反,JK端取值應為().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D10.n位觸發(fā)器構成的扭環(huán)形計數(shù)器,其無關狀態(tài)數(shù)有()個.A.2n-nB.2n-2nC.2nD.2n-1[答案]:B11.N個觸發(fā)器可以構成能寄存()位二進制數(shù)碼的寄存器.A.NB.N+1C.N-1D.2N[答案]:A12.OC門在使用時須在()之間接一個電阻.A.輸出與地B.輸出與電源C.輸出與輸入D.輸入與電源[答案]:B13.當用專用輸出結構的PAL設計時序邏輯電路時,必須還要具備有().A.觸發(fā)器B.晶體管C.MOS管D.電容[答案]:A14.欲將容量為128×8的RAM擴展為1024×8,則需要控制各片選端的輔助譯碼器的輸出端數(shù)為().A.1B.2C.3D.8[答案]:D15.若在編碼器中有50個編碼對象,則要求輸出二進制代碼位數(shù)為()位.A.5B.6C.10D.50[答案]:B16.存儲8位二進制信息要()個觸發(fā)器.A.4B.8C.2D.16[答案]:B17.觸發(fā)器有兩個穩(wěn)態(tài),存儲8位二進制信息要()個觸發(fā)器.A.2B.8C.16D.32[答案]:B18.隨機存取存儲器RAM中的內容,當電源斷掉后又接通,存儲器中的內容().A.不確定B.保持不變C.全部為0D.全部改變[答案]:A19.只讀存儲器ROM在運行時具有()功能.A.讀/無寫B(tài).讀寫C.無讀/寫D.無讀/無寫[答案]:A20.隨機存取存儲器具有()功能.A.讀/寫B(tài).無讀/寫C.只讀D.只寫[答案]:A21.求一個邏輯函數(shù)F的對偶式,不可將F中的().A.”·”換成”+”,”+”換成”·”B.原變量換成反變量,反變量換成原變量C.變量不變D.常數(shù)中”0”換成”1”,”1”換成”0”[答案]:B22.欲設計0,1,2,3,4,5,6,7這幾個數(shù)的計數(shù)器,如果設計合理,采用同步二進制計數(shù)器,最少應使用()級觸發(fā)器.A.2B.3C.4D.8[答案]:B23.對于四位二進制譯碼器,其相應的輸出端共有().A.4個B.16個C.8個D.10個[答案]:B24.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為().A.(A,B,C)=∑m(3,5,6,7)B.F(A,B,C)=∑m(0,2,3,4C.F(A,B,C)=∑m(0,2,4)D.F(A,B,C)=∑m(2,4,6,7)[答案]:C25.在何種輸入情況下,”或非”運算的結果是邏輯1.()A.全部輸入是0B.全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為1[答案]:A26.把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到()進制計數(shù)器.A.9B.20C.4D.5[答案]:B27.一個容量為512×1的靜態(tài)RAM具有().A.地址線9根,數(shù)據(jù)線1根B.地址線1根,數(shù)據(jù)線9根C.地址線512根,數(shù)據(jù)線9根D.地址線9根,數(shù)據(jù)線512根[答案]:A28.以下參數(shù)不是矩形脈沖信號的參數(shù)().A.周期B.占空比C.脈寬D.掃描期[答案]:D29.相同為”0”不同為”1”它的邏輯關系是().A.異或邏輯B.與邏輯C.或邏輯D.同或邏輯[答案]:A30.下列四種類型的邏輯門中,可以用()實現(xiàn)三種基本運算.A.與門B.或門C.非門D.與非門[答案]:D31.下列說法正確的是()A.多諧振蕩器有兩個穩(wěn)態(tài)B.多諧振蕩器有三個穩(wěn)態(tài)C.多諧振蕩器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)D.多諧振蕩器有兩個暫穩(wěn)態(tài)[答案]:D32.555定時器的閾值為().A.1/3VCCB.2/3VCCC.1/3VCC和2/3VCCD.1/3VCC和VCC[答案]:C33.555定時器構成施密特觸發(fā)器時,其回差電壓為().A.VCCB.1/2VCCC.2/3VCCD.1/3VCC[答案]:D34.十進制數(shù)25用8421BCD碼表示為().A.10101B.00100101C.100101D.10101[答案]:B35.余3碼01111001對應的8421BCD碼為:()A.1000110B.111001C.1100110D.10011100[答案]:A36.常用的BCD碼有().A.奇偶校驗碼B.格雷碼C.ASCII碼D.余三碼[答案]:D37.要構成容量為4K×8的RAM,需要()片容量為256×4的RAM.A.2B.4C.8D.32[答案]:D38.由n個變量構成的最大項,有()種取值組合使其值為1.A.nB.2nC.2nD.2n-1[答案]:D39.當邏輯函數(shù)有n個變量時,共有()個變量取值組合?A.nB.2nC.n2D.2n[答案]:D40.某RAM有8位數(shù)據(jù)線,13位地址線,則其存儲容量為().A.4KBB.8KBC.16KBD.64KB[答案]:B41.以下表達式中符合邏輯運算法則的是().A.C·C=C2B.1+1=10C.0<1D.A+1=1[答案]:D42.為了實現(xiàn)某種邏輯運算關系,其實現(xiàn)方法有多種多樣,其中歷史上曾經(jīng)用到的有以下幾種方式,但實現(xiàn)的空間密度最小,能耗最低,能得到普及應用的實現(xiàn)方式是().A.機械式B.電磁式C.分立元件式D.集成電路[答案]:D43.若要設計一個脈沖序列為1101001110的序列脈沖發(fā)生器,應選用()個觸發(fā)器.A.2B.3C.4D.10[答案]:C44.下列門電路屬于雙極型的是().A.OC門B.PMOSC.NMOSD.CMOS[答案]:A45.設計一個模10計數(shù)器需要()個觸發(fā)器.A.3B.4C.6D.10[答案]:B46.某臺計算機的內存儲器設置有32位的地址線,16位并行數(shù)據(jù)輸入/輸出端,試計算它的最大存儲量是:()A.32GB.64GC.128GD.16G[答案]:B47.設計一個四位二進制碼的奇偶位發(fā)生器(假定采用偶檢驗碼),需要()個異或門.A.2B.3C.4D.5[答案]:B48.下列屬于有權碼的是().A.2421碼B.余3循環(huán)碼C.格雷碼D.ASCⅡ碼[答案]:A49.下列邏輯門中,()可以實現(xiàn)三種基本運算.A.與門B.或門C.非門D.與或非門[答案]:D50.當用異步I/O輸出結構的PAL設計邏輯電路時,它們相當于().A.組合邏輯電路B.時序邏輯電路C.存儲器D.數(shù)模轉換器[答案]:A51.一位十六進制數(shù)可以用()位二進制數(shù)來表示.A.1B.2C.4D.16[答案]:C52.有一個4位的D/A轉換器,設它的滿刻度輸出電壓為10V,當輸入數(shù)字量為1101時,輸出電壓為().A.4VB.8.125VC.6.25VD.9.375V[答案]:B53.下列各門電路中,()的輸出端可直接相連,實現(xiàn)線與.A.一般TTL與非門B..集電極開路TTL與非門C..一般CMOS與非門D.一般TTL或非門[答案]:B54.實現(xiàn)兩個四位二進制數(shù)相乘的組合電路,應有()個輸出函數(shù).A.8B.9C.10D.11[答案]:A55.函數(shù)F=AB+BC,使F=1的輸入ABC組合為()A.ABC=110B.ABC=101C.ABC=010D.ABC=000[答案]:A56.十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有()個.A.16B.2C.4D.8[答案]:C57.下列不屬于數(shù)字邏輯函數(shù)的表示方法的是().A.真值表B.占空比C.邏輯表達式D.邏輯圖[答案]:B58.下面幾種邏輯門中,可以用作雙向開關的是().A.CMOS傳輸門B.OD門C.異或門D.三態(tài)門[答案]:A59.四個觸發(fā)器組成的環(huán)行計數(shù)器最多有()個有效狀態(tài)A.4B.16C.8D.6[答案]:B60.一只四輸入端或非門,使其輸出為1的輸入變量取值組合有()種.A.8B.15C.7D.1[答案]:B61.以下各電路中,()可以完成延時功能.A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器[答案]:B62.表示任意兩位無符號十進制數(shù)需要()二進制數(shù).A.6B.7C.8D.9[答案]:B63.在一個8位的存儲單元中,能夠存儲的最大無符號整數(shù)是().A.(256)10B.(127)10C.(128)10D.(255)10[答案]:D64.五個D觸發(fā)器構成環(huán)形計數(shù)器,其計數(shù)長度為().A.5B.10C.15D.20[答案]:A65.利用異步清零端構成N進制加法計數(shù)器,則應將()所對應的狀態(tài)譯碼后驅動清零控制端.A.NB.N-1C.N+1D.0[答案]:A66.電平異步時序邏輯電路不允許兩個或兩個以上輸入信號().A.同時為0B.同時為1C.同時改變D.同時作用[答案]:C67.4線-16線譯碼器有()輸出信號.A.1B.4C.8D.16[答案]:D68.8線—3線優(yōu)先編碼器的輸入為I0—I7,當優(yōu)先級別最高的I7有效時,其輸出的值是().A.111B.10C.0D.101[答案]:C69.在何種輸入情況下,”與非”運算的結果是邏輯0.()A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1[答案]:D70.補碼1.1000的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1000[答案]:D71.下列選項中,()不是單穩(wěn)態(tài)觸發(fā)器的特點.A.有一個穩(wěn)定狀態(tài),有兩個暫穩(wěn)狀態(tài).B.暫穩(wěn)狀態(tài)維持一段時間后,將自動返回穩(wěn)定狀態(tài).C.暫穩(wěn)狀態(tài)時間的長短與觸發(fā)脈沖無關,僅決定于電路本身的參數(shù).D.在外來觸發(fā)脈沖的作用下,能夠由穩(wěn)定狀態(tài)翻轉到暫穩(wěn)狀態(tài).[答案]:A72.多諧振蕩器可產生().A.正弦波B.矩形脈沖C.三角波D.鋸齒波[答案]:B73.多諧振蕩器有().A.兩個穩(wěn)定狀態(tài)B.一個穩(wěn)定狀態(tài),一個暫穩(wěn)態(tài)C.兩個暫穩(wěn)態(tài)D.記憶二進制數(shù)的功能[答案]:C74.多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是().A..前者有2個穩(wěn)態(tài),后者只有1個穩(wěn)態(tài)B..前者沒有穩(wěn)態(tài),后者有2個穩(wěn)態(tài)C.前者沒有穩(wěn)態(tài),后者只有1個穩(wěn)態(tài)D.兩者均只有1個穩(wěn)態(tài),但后者的穩(wěn)態(tài)需要一定的外界信號維持[答案]:C75.一個觸發(fā)器可記錄一位二進制代碼,它有()個穩(wěn)態(tài).A.0B.2C.1D.4[答案]:B76.卡諾圖上變量的取值順序是采用()的形式,以便能夠用幾何上的相鄰關系表示邏輯上的相鄰.A.二進制碼B.循環(huán)碼C.ASCII碼D.十進制碼[答案]:B77.標準或-與式是由()構成的邏輯表達式.A.與項相或B.最小項相或C.最大項相與D.或項相與[答案]:B78.邏輯函數(shù)的表示方法中具有唯一性的是().A.真值表B.表達式C.邏輯圖D.狀態(tài)圖[答案]:A79.用卡諾圖化簡包含無關條件的邏輯函數(shù)時,對無關最小項().A.不應考慮B.令函數(shù)值為1C.令函數(shù)值為0D.根據(jù)化簡的需要令函數(shù)值為0或者1[答案]:D80.時序邏輯電路的一般結構由組合電路與()組成.A.全加器B.存儲電路C.譯碼器D.選擇器[答案]:B二,判斷題1.”0”的補碼只有一種形式.[答案]:T2.構成一個7進制計數(shù)器需要3個觸發(fā)器[答案]:T3.8421碼1001比0001大.[答案]:T4.A/D轉換器的功能是將數(shù)字量轉換成模擬量.[答案]:F5.A+AB=A+B[答案]:F6.CMOS與非門的未用輸入端應連在高電平上.[答案]:T7.D觸發(fā)器的特性方程為Qn+1=D,與Qn無關,所以它沒有記憶功能.[答案]:F8.Mealy型時序電路:電路輸出是輸入變量與觸發(fā)器狀態(tài)的函數(shù).[答案]:T9.輸出與輸入有直接的關系,輸出方程中含輸入變量的是Moore型時序電路.[答案]:F10.在同步時序電路的設計中,若最簡狀態(tài)表中的狀態(tài)數(shù)為2N,而又是用N級觸發(fā)器來實現(xiàn)其電路,則不需檢查電路的自啟動性.[答案]:T11.利用反饋歸零法獲得N進制計數(shù)器時,若為異步置零方式,則狀態(tài)SN只是短暫的過渡狀態(tài),不能穩(wěn)定而是立刻變?yōu)?狀態(tài).[答案]:T12.PAL的每個與項都一定是最小項.[答案]:F13.PAL和GAL都是與陣列可編程,或陣列固定.[答案]:T14.PROM不僅可以讀,也可以寫(編程),則它的功能與RAM相同.[答案]:F15.PROM的或陣列(存儲矩陣)是可編程陣列.[答案]:T16.ROM的每個與項(地址譯碼器的輸出)都一定是最小項.[答案]:T17.ROM和RAM中存入的信息在電源斷掉后都不會丟失.[答案]:F18.RS觸發(fā)器的輸出狀態(tài)QN+1與原輸出狀態(tài)QN無關.[答案]:F19.八進制數(shù)(8)8比十進制數(shù)(8)10小.[答案]:F20.Moore型時序電路:電路輸出僅僅是觸發(fā)器狀態(tài)的函數(shù).[答案]:T21.RAM由若干位存儲單元組成,每個存儲單元可存放一位二進制信息.[答案]:T22.電平異步時序邏輯電路反饋回路之間的競爭可能導致錯誤的狀態(tài)轉移.[答案]:T23.在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號,語音信號不是數(shù)字信號.[答案]:T24.反碼和補碼均可實現(xiàn)將減法運算轉化為加法運算.[答案]:F25.環(huán)形計數(shù)器如果不作自啟動修改,則總有孤立狀態(tài)存在.[答案]:T26.用或非門可以實現(xiàn)3種基本的邏輯運算.[答案]:T27.由或非門構成的基本RS觸發(fā)器輸入端RS為10時,次態(tài)為1.[答案]:F28.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù).[答案]:F29.計數(shù)器的模是指構成計數(shù)器的觸發(fā)器的個數(shù).[答案]:F30.并行加法器采用先行進位(并行進位)的目的是提高運算速度.[答案]:F31.在系統(tǒng)可編程邏輯器件ISP-PLD不需編程器就可以高速而反復地編程,則它與RAM隨機存取存儲器的功能相同.[答案]:F32.邏輯變量的取值,1比0大.[答案]:F33.若邏輯方程AB=AC成立,則B=C成立.[答案]:F34.在若干個邏輯關系相同的與-或表達式中,其中包含的與項數(shù)最少,且每個與項中變量數(shù)最少的表達式,稱最小項表達式.[答案]:F35.若兩個函數(shù)具有不同的邏輯函數(shù)式,則兩個邏輯函數(shù)必然不相等.[答案]:F36.普通的邏輯門電路的輸出端不可以并聯(lián)在一起,否則可能會損壞器件.[答案]:T37.計數(shù)器除了能對輸入脈沖進行計數(shù),還能作為分頻器用.[答案]:T38.脈沖異步時序邏輯電路不允許兩個或兩個以上的輸入端同時出現(xiàn)脈沖.[答案]:T39.計數(shù)模為2n的扭環(huán)計數(shù)器所需的觸發(fā)器為n個.[答案]:T40.采用奇偶校驗電路可以發(fā)現(xiàn)代碼傳送過程中的所有錯誤.[答案]:F三,問答題1.TTL與非門閑置的輸入端能否懸空處理?CMOS與非門呢?[答案]:TTL與非門閑置的輸入端一般也不要懸空處理,但當外界干擾較小時,就可以把閑置的輸入端懸空處理:而CMOS與非門閑置的輸入端是不允許懸空處理的.2.在數(shù)字系統(tǒng)中為什么要采用二進制?[答案]:1.可行性采用二進制,只有0和1兩個狀態(tài),需要表示0,1兩種狀態(tài)的電子