微機(jī)原理-課件第6章存儲器

第6章存儲器6.1半導(dǎo)體存儲器的分類6.2讀寫存儲器（RAM）6.3現(xiàn)代RAM6.4只讀存儲器（ROM）微型計算機(jī)的存儲結(jié)構(gòu)寄存器——位于CPU中主存——由半導(dǎo)體存儲器(ROM/RAM)構(gòu)成輔存——指磁盤、磁帶、磁鼓、光盤等大容量存儲器，采用磁、光原理工作高速緩存(CACHE)——由靜態(tài)RAM芯片構(gòu)成CPU（寄存器）CACHE（高速緩存）主存（內(nèi)存）輔存（外存）本章介紹半導(dǎo)體存儲器及組成主存的方法6.1半導(dǎo)體存儲器的分類按制造工藝分類雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性分類隨機(jī)存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：只讀、斷電不丟失半導(dǎo)體存儲器的分類半導(dǎo)體存儲器只讀存儲器（ROM）隨機(jī)存取存儲器（RAM）雙極型RAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）6.1.1讀寫存儲器RAM類型構(gòu)成速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池快低小容量非易失6.1.2只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）進(jìn)行擦除6.2讀寫存儲器（RAM）6.2.1基本存儲電路6.2.2RAM的結(jié)構(gòu)6.2.3RAM與CPU的連接6.2.464KB動態(tài)RAM存儲器6.2.1基本存儲電路1、六管靜態(tài)存儲電路2、單管存儲電路

基本存儲電路是組成存儲器的基礎(chǔ)和核心，它用來存儲一位二進(jìn)制信息：“0”或“1”。在MOS存儲器中，基本存儲電路分為靜態(tài)存儲電路和動態(tài)存儲電路兩大類。六管基本存儲電路列選線Y數(shù)據(jù)線D數(shù)據(jù)線D’T8T7行選線XT1T5T2T6T4T3VDDBA6管基本存儲單元列選通I/OI/O單管基本存儲電路C2C1行選線列選線數(shù)據(jù)線T2T1單管基本存儲單元地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS6.2.2RAM的結(jié)構(gòu)① 存儲體——存儲器芯片的主要部分，用來存儲信息。② 地址譯碼電路——根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元。③ 數(shù)據(jù)緩沖電路——數(shù)據(jù)輸入輸出通道。④ 片選和讀寫控制邏輯——選中存儲芯片，控制讀寫操作。①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)。存儲容量與地址、數(shù)據(jù)線根數(shù)有關(guān)：

芯片存儲容量 ＝存儲單元數(shù)目×每單元存儲位數(shù) ＝2M×N M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)③片選和讀寫控制邏輯片選端-CS或-CE：有效時，允許對該芯片進(jìn)行訪問操作。該控制端一般與系統(tǒng)的高位地址線相關(guān)聯(lián)，連接時有多種處理方法：全譯碼/部分譯碼/線選等。輸出控制-OE：控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出。該控制端一般連接系統(tǒng)的讀控制線。寫允許控制-WE：控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中。該控制端一般連接系統(tǒng)的寫控制線。一個實(shí)際的SRAM芯片2114存儲容量為1024×418個引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選-CS讀寫-WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGNDSRAM芯片的內(nèi)部結(jié)構(gòu)I/O行地址譯碼列地址譯碼A3A2A1A0A4A5A6A710015151-CS-OE-WE輸入緩沖輸出緩沖6管基本存儲單元列選通SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUT-WE-CSTA讀取時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲器所允許的最小時間間隔有效地址維持的時間TCO:片選到輸出穩(wěn)定時間TCX:片選到輸出有效時間TOTD:從斷開片選到輸出變?yōu)槿龖B(tài)時間TOHA:地址改變后的維持時間SRAM2114的寫周期

TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDH-WE-CSTW寫入時間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲單元的時間寫信號有效時間TWC寫入周期兩次寫入存儲器所允許的最小時間間隔有效地址維持的時間TWR:寫恢復(fù)時間TDTW:從寫信號有效到輸出三態(tài)的時間TDW:數(shù)據(jù)有效時間TDH:數(shù)據(jù)保持時間(寫信號無效后)6.2.3RAM與CPU的連接

在微型計算機(jī)中，CPU對存儲器進(jìn)行讀寫操作，首先要由地址總線給出地址信號，然后要發(fā)出相應(yīng)的是讀還是寫的控制信號，最后才能在數(shù)據(jù)總線上進(jìn)行信息交流。所以，RAM與CPU的連接，主要有以下三個部分：

(1)地址線的連接；

(2)數(shù)據(jù)線的連接；

(3)控制線的連接。

用1k*4的片子2114組成2k*8的存儲器——需4個芯片地址線——（211=2048）需11根（片內(nèi)10根，片選1根）數(shù)據(jù)線——8根控制線——IO/M和WR全譯碼

A10A11-A15線選譯碼方式1.存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴(kuò)充數(shù)據(jù)位（數(shù)據(jù)寬度）這種擴(kuò)充方式稱“位擴(kuò)充”位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE兩片同時選中數(shù)據(jù)分別提供2.存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”片內(nèi)譯碼地址線A9～A0存儲芯片存儲單元片內(nèi)譯碼000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16進(jìn)制表示）A9～A0片內(nèi)10位地址譯碼10位地址的變化：全0~全13.存儲芯片片選端的譯碼存儲系統(tǒng)常需要利用多個存儲芯片進(jìn)行容量的擴(kuò)充，也就是擴(kuò)充存儲器的地址范圍，這種擴(kuò)充簡稱為“地址擴(kuò)充”或“字?jǐn)U充”。進(jìn)行“地址擴(kuò)充”時，需要利用存儲芯片的片選端來對存儲芯片（芯片組）進(jìn)行尋址。通過存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)對存儲芯片（芯片組）的尋址，常用的方法有：全譯碼——全部高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）部分譯碼——部分高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）線選法——某根高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）片選端常有效——無高位地址線與片選端關(guān)聯(lián)（不參與芯片譯碼）地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0-CE（1）A9～A0D7～D0-CE譯碼器

低位地址線高位地址線片選端常有效A19～A15A14～A0全0～全1D7～D027256EPROMA14～A0CE片選端常有效與A19～A15無關(guān)⑴譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一的一個“有效輸出”的過程。譯碼器件：采用門電路組合邏輯進(jìn)行譯碼采用集成譯碼器進(jìn)行譯碼，常用的器件有：2-4（4選1）譯碼器74LS1393-8（8選1）譯碼器74LS1384-16（16選1）譯碼器74LS154對芯片的尋址方法：全譯碼

——所有系統(tǒng)高位地址線參與對芯片的尋址部分譯碼——部分系統(tǒng)高位地址線參與對芯片的尋址線選譯碼——用1根系統(tǒng)的高位地址線選中芯片片選端常有效——無系統(tǒng)的高位地址線據(jù)參與對芯片的尋址譯碼的概念N位編碼輸入2N位譯碼輸出唯一有效的輸出其余均無效譯碼器門電路譯碼A1A0Y0Y1Y2Y3A19A18A17A16A15（b）（a）A0Y0Y1Y低電平有效高電平有效（c）譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖示例74LS138連接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A16A15若A19A18A17A16A15輸入“00101”，哪個輸出端有效？若A19A18A17A16A15輸入“00111”，哪個輸出端有效？若A19A18A17A16A15輸入“10101”，哪個輸出端有效？⑵全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼示例A19A18A17A15A14A13A16CBAE3138

A12～A0CEY6E2E1IO/-M27648K×800011100000000000000000111011111111111111C000H1DFFFH⑶部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3請看地址分析4K×8部分譯碼示例——地址分析1234芯片××10×××10×××10×××10×A19～

A1520000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH全0～全1全0～全1全0～全1全0～全1000001010011一個可用地址A11～A0A14～

A12部分譯碼存在重復(fù)地址⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會出現(xiàn)地址重復(fù)一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE線選譯碼示例——地址分析12芯片××××××××××A19～

A1504000H～05FFFH02000H～03FFFH全0～全1全0～全11001一個可用地址A12～A0A14A13切記：A14A13＝“00”的情況不能出現(xiàn)，此時00000H～01FFFH的地址將不能使用片選端譯碼小結(jié)存儲芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/-M信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機(jī)制，起到降低功耗的作用4.存儲芯片的讀寫控制芯片-OE與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線芯片-WE與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片綜合舉例——一個綜合性例子(最大組態(tài))

-CS1

A12

-OECS26264A11~A0-WE138CBA-Y0-Y1-Y2E3-E2-E3+5VA17A16A11~A0D7~D0A12A15A14A13-MEMR-MEMW+5VCS2

-CS1A12

-OED7~D0D7~D06264A11~A0-WE

-CE-OE

2732A11~A0D7~D0

-CE-OE

2732A11~A0D7~D0綜合舉例——地址分析000001010010A15

～A1300000H～01FFFH02000H～03FFFH04000H～04FFFH05000H～05FFFH一個可用地址XX00XX00XX00XX00A19～

A166264-16264-22732-12732-2芯片全0～全1全0～全1A12A11～A0全0～全1全0～全1018選1譯碼2選1譯碼通過與門組合這2個譯碼輸出信號5存儲芯片與CPU的配合存儲芯片與CPU總線的連接，還有兩個很重要的問題：CPU的總線負(fù)載能力CPU能否帶動總線上包括存儲器在內(nèi)的連接器件存儲芯片與CPU總線的時序配合CPU能否與存儲器的存取速度相配合(1)總線驅(qū)動CPU的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動(2)時序配合分析存儲器的存取速度是否滿足CPU總線時序的要求如果不能滿足：考慮更換芯片在總線周期中申請插入等待周期TW時序配合是連接中的難點(diǎn)6.2.464KB動態(tài)RAM存儲器

從使用的角度看，要求RAM的容量越來越大；而超大規(guī)模集成電路技術(shù)的發(fā)展，也使大容量的RAM成為可能。為了便于說明以16K×1位的芯片為例，雖然，這樣的芯片在桌面機(jī)中已很少使用，但其內(nèi)部結(jié)構(gòu)仍具有典型性（64MB、128MB、256MB的芯片其工作原理與64KB的是一樣的）。動態(tài)RAM的特點(diǎn)DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時對1行的存儲單元進(jìn)行刷新每個基本存儲單元存儲1位二進(jìn)制數(shù)許多個基本存儲單元形成行、列存儲矩陣DRAM一般采用“位結(jié)構(gòu)”存儲體：每個存儲單元存放1位需要8個存儲芯片構(gòu)成1個字節(jié)存儲單元每個字節(jié)存儲單元擁有1個唯一地址動態(tài)RAM的存儲結(jié)構(gòu)單管基本存儲電路C2C1行選線列選線數(shù)據(jù)線T2T1單管基本存儲單元DRAM芯片的內(nèi)部結(jié)構(gòu)T5T4T3T2T1VDD讀出再生放大電路列128列2DINDOUT列1行128行66行65行64行2行1I/O緩沖單管基本存儲單元讀出再生放大電路DRAM芯片4116存儲容量為16K×116個引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通-RAS列地址選通-CAS讀寫控制-WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC123456781615141312111094116的內(nèi)部結(jié)構(gòu)128128C0R064選1譯碼128選1譯碼寫時鐘-CAS-WE-RAS0012763A6~A0DINDOUT脈沖發(fā)生脈沖發(fā)生2選1譯碼列地址緩沖行地址緩沖讀出輸出緩沖輸入緩沖再生放大存儲體-R0-C0DRAM4116的讀周期存儲地址需要分兩批傳送:行地址選通信號-RAS有效，開始傳送行地址，-RAS相當(dāng)于片選信號隨后，列地址選通信號-CAS有效，傳送列地址讀寫信號-WE讀有效數(shù)據(jù)從DOUT引腳輸出DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址-WE-CAS-RASDRAM4116的寫周期存儲地址需要分兩批傳送:行地址選通信號-RAS有效，開始傳送行地址隨后，列地址選通信號-CAS有效，傳送列地址讀寫信號-WE寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲單元DRAM4116的寫周期TWCSTDS列地址行地址地址-TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWE-CAS-RASDRAM4116的刷新采用“僅行地址有效”方法刷新:行地址選通-RAS有效，傳送行地址列地址選通-CAS無效，沒有列地址芯片內(nèi)部對1行中所有的存儲單元進(jìn)行刷新沒有數(shù)據(jù)從芯片中輸出，也沒有數(shù)據(jù)輸入芯片系統(tǒng)中所有動態(tài)存儲芯片的同一行同時得到刷新每隔固定的時間（約15uS）DRAM必須進(jìn)行一次刷新，2毫秒（128次）可將DRAM全部刷新一遍DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DIN-CAS-RASDRAM芯片2164存儲容量為64K×116個引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通-RAS列地址選通-CAS讀寫控制-WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A7123456781615141312111096.3現(xiàn)代RAMEDODRAMSDRAMDDR-SDRAMRDRAM擴(kuò)展數(shù)據(jù)輸出動態(tài)隨機(jī)訪問存儲器同步動態(tài)隨機(jī)訪問存儲器雙倍數(shù)據(jù)速率－同步動態(tài)隨機(jī)訪問存儲器突發(fā)存儲的高速動態(tài)隨機(jī)訪問存儲器與系統(tǒng)總線的時鐘同步工作?？梢栽跁r鐘脈沖的上升沿和下降沿都傳輸數(shù)據(jù)，速率倍增為2倍6.4只讀存儲器(ROM)

只讀存儲器(ReadOnlyMemory,ROM)：內(nèi)容只可讀出不可寫入，最大優(yōu)點(diǎn)是所存信息可長期保存，斷電時，ROM中的信息不會消失。主要用于存放固定的程序和數(shù)據(jù)，通常用它存放引導(dǎo)裝入程序。

半導(dǎo)體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM掩膜ROM在出廠前由芯片廠家將程序?qū)懙絉OM里，以后永遠(yuǎn)不能修改。00可編程的ROM(Programmable-ROM，PROM)二極管破壞型PROM存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，造成這個PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時，此位就意味著寫入了“1”。讀出的操作同掩模ROM。熔絲式PROM用戶編程時，靠專用寫入電路產(chǎn)生脈沖電流，來燒斷