數(shù)字電子技術(shù)基礎(chǔ)第五版期末知識(shí)點(diǎn)總結(jié)

7/7數(shù)字電子技術(shù)基礎(chǔ)第五版期末知識(shí)點(diǎn)總結(jié)..數(shù)電課程各章重點(diǎn)

第一、二章邏輯代數(shù)基礎(chǔ)知識(shí)要點(diǎn)

各種進(jìn)制間的轉(zhuǎn)換，邏輯函數(shù)的化簡(jiǎn)。

一、二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換；二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼.8421碼二、邏輯代數(shù)的三種基本運(yùn)算以及5種復(fù)合運(yùn)算的圖形符號(hào)、表達(dá)式和真值表：與、或、非三、邏輯代數(shù)的基本公式和常用公式、基本規(guī)則

邏輯代數(shù)的基本公式邏輯代數(shù)常用公式：

吸收律：AABA=+

消去律：BABAA+=+ABAAB=+多余項(xiàng)定律：CAABBCCAAB+=++反演定律：BAAB+=BABA?=+BAABBABA+=+基本規(guī)則：反演規(guī)則和對(duì)偶規(guī)則，例1-5四、邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換

邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖會(huì)從這三種中任一種推出其它二種，詳見(jiàn)例1-7五、邏輯函數(shù)的最小項(xiàng)表示法：最小項(xiàng)的性質(zhì)；例1-8六、邏輯函數(shù)的化簡(jiǎn)：要求按步驟解答

1、利用公式法對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)

2、利用卡諾圖對(duì)邏輯函數(shù)化簡(jiǎn)

3、具有約束條件的邏輯函數(shù)化簡(jiǎn)例1.1

利用公式法化簡(jiǎn)BDCDABACBAABCDF++++=)(

解：BDCDABACBAABCDF++++=)(

BDCDABABA++++=)(CBACCBA+=+BDCDAB+++=)(BBABA=+

CDADB+++=)(DBBDB+=+CDB++=)(DDAD=+例1.2利用卡諾圖化簡(jiǎn)邏輯函數(shù)∑=)107653()(、、、、

mABCDY約束條件為

∑8)4210(、、、、

m解：函數(shù)Y的卡諾圖如下：

0001111000011110ABCD

111

×

11××××DBAY+=

第三章門電路知識(shí)要點(diǎn)

各種門的符號(hào)，邏輯功能。

一、三極管開、關(guān)狀態(tài)

1、飽和、截止條件：截止：TbeVV

2、反相器飽和、截止判斷二、基本門電路及其邏輯符號(hào)

與門、或非門、非門、與非門、OC門、三態(tài)門、異或；傳輸門、OC/OD門及三態(tài)門的應(yīng)用三、門電路的外特性

1、輸入端電阻特性：對(duì)TTL門電路而言，輸入端通過(guò)電阻接地或低電平時(shí)，由于輸入電流流過(guò)該電阻，會(huì)在電阻上產(chǎn)生壓降，當(dāng)電阻大于開門電阻時(shí)，相當(dāng)于邏輯高電平。習(xí)題2-75、輸出低電平負(fù)載電流IOL6、扇出系數(shù)NO

一個(gè)門電路驅(qū)動(dòng)同類門的最大數(shù)目

第四章組合邏輯電路知識(shí)要點(diǎn)

組合邏輯電路的分析、設(shè)計(jì)，利用集成芯片實(shí)現(xiàn)邏輯函數(shù)。（74138,74151等）

一、組合邏輯電路：任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)二、

組合邏輯電路的分析方法（按步驟解題）

邏輯功能

真值表化簡(jiǎn)寫出邏輯函數(shù)式邏輯圖→→→→

三、

若干常用組合邏輯電路

譯碼器（74LS138）全加器（真值表分析）數(shù)據(jù)選擇器（74151和74153）四、

組合邏輯電路設(shè)計(jì)方法（按步驟解題）

1、用門電路設(shè)計(jì)

2、用譯碼器、數(shù)據(jù)選擇器實(shí)現(xiàn)例3.1試設(shè)計(jì)一個(gè)三位多數(shù)表決電路

1、用與非門實(shí)現(xiàn)

2、用譯碼器74LS138實(shí)現(xiàn)

3、用雙4選1數(shù)據(jù)選擇器74LS153解：1.邏輯定義

設(shè)A、B、C為三個(gè)輸入變量，Y為輸出變量。邏輯1表示同意，邏輯0表示不同意，輸出變量Y=1表示事件成立，邏輯0表示事件不成立。

2.根據(jù)題意列出真值表如表

3.1所示表3.1

ABCY00000000000000001111

1111

1111

1111

3.經(jīng)化簡(jiǎn)函數(shù)Y的最簡(jiǎn)與或式為：ACBCABY++=

4.用門電路與非門實(shí)現(xiàn)

函數(shù)Y的與非—與非表達(dá)式為：ACBCABY=

邏輯圖如下：

Y

5.用3—8譯碼器74LS138實(shí)現(xiàn)

由于74LS138為低電平譯碼，故有iiYm=由真值表得出Y的最小項(xiàng)表示法為：

7653mmmmY+++=

7653mmmm???=7653YYYY???=用74LS138實(shí)現(xiàn)的邏輯圖如下：

BC10

6.用雙4選1的數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)

74LS153內(nèi)含二片雙4選1數(shù)據(jù)選擇器，由于該函數(shù)Y是三變量函數(shù)，故只需用一個(gè)4選1即可，如果是4變量函數(shù)，則需將二個(gè)4選1級(jí)連后才能實(shí)現(xiàn)74LS153輸出Y1的邏輯函數(shù)表達(dá)式為：

13011201110110011DAADAADAADAAY+++=三變量多數(shù)表決電路Y輸出函數(shù)為：ABCCABCBABCAY+++=令A(yù)=A1，B=A0，C用D10~D13表示，則

10?+?+?+?=ABCBACBABAY

∴D10=0，D11=C，D12=C，D13=1

邏輯圖如下：

1

CY

7.用151實(shí)現(xiàn)

注：實(shí)驗(yàn)中1位二進(jìn)制全加器設(shè)計(jì)：用138或153如何實(shí)現(xiàn)？1位二進(jìn)制全減器呢？

第五章觸發(fā)器知識(shí)要點(diǎn)

考題類型：寫特性方程，畫波形圖。

一、觸發(fā)器：能儲(chǔ)存一位二進(jìn)制信號(hào)的單元二、各類觸發(fā)器框圖、功能表和特性方程

RS：nnQRSQ+=+1SR=0

JK：nnnQKQJQ+=+1D：DQn=+1T：nnnQTQTQ+=+1T'：nnQQ=+1三、

各類觸發(fā)器動(dòng)作特點(diǎn)及波形圖畫法

基本RS觸發(fā)器：SD、RD每一變化對(duì)輸出均產(chǎn)生影響

時(shí)鐘控制RS觸發(fā)器：在CP高電平期間R、S變化對(duì)輸出有影響

主從JK觸發(fā)器：在CP=1期間，主觸發(fā)器狀態(tài)隨R、S變化。CP下降沿，從觸發(fā)器按主觸發(fā)器

狀態(tài)翻轉(zhuǎn)。在CP=1期間，JK狀態(tài)應(yīng)保持不變，否則會(huì)產(chǎn)生一次狀態(tài)變化。

T'觸發(fā)器：Q是CP的二分頻

邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達(dá)時(shí)輸入信號(hào)狀態(tài)。

四、觸發(fā)器轉(zhuǎn)換

D觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T和T’觸發(fā)器

第六章時(shí)序邏輯電路知識(shí)要點(diǎn)

考題類型：分析邏輯電路，設(shè)計(jì)N進(jìn)制。

一、時(shí)序邏輯電路的組成特點(diǎn)：任一時(shí)刻的輸出信號(hào)不僅取決于該時(shí)刻的輸入信號(hào)，還和電路原狀態(tài)有關(guān)。

時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路組成。

二、同步時(shí)序邏輯電路的分析方法（按步驟解題）

邏輯圖→寫出驅(qū)動(dòng)方程→寫出狀態(tài)方程→寫出輸出方程→寫出狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖

說(shuō)明邏輯功能，判斷自啟動(dòng)。（詳見(jiàn)例5-1）

三、典型時(shí)序邏輯電路

1.移位寄存器及移位寄存器型計(jì)數(shù)器。

2.用T觸發(fā)器構(gòu)成二進(jìn)制加法計(jì)數(shù)器構(gòu)成方法。

T0=1

T1=Q0

···

Ti=Qi-1Qi-2···Q1Q0

3.集成計(jì)數(shù)器框圖及功能表的理解

4位同步二進(jìn)制計(jì)數(shù)器74LS161：異步清0（低電平），同步置數(shù)，CP上升沿計(jì)數(shù)，功能表

4位同步十進(jìn)制計(jì)數(shù)器74LS160：同74LS161

同步十六進(jìn)制加/減計(jì)數(shù)器74LS191：無(wú)清0端，只有異步預(yù)置端，功能表

雙時(shí)鐘同步十六進(jìn)制加減計(jì)數(shù)器74LS193：有二個(gè)時(shí)鐘CPU，CPD，異步置0（H），異步預(yù)置（L）

四、時(shí)序邏輯電路的設(shè)計(jì)（按步驟解題）

1．用觸發(fā)器組成同步計(jì)數(shù)器的設(shè)計(jì)方法及設(shè)計(jì)步驟（例5-3）

邏輯抽象→狀態(tài)轉(zhuǎn)換圖→畫出次態(tài)以及各輸出的卡諾圖→利用卡諾圖求狀態(tài)方程和驅(qū)動(dòng)方

程、輸出方程→檢查自啟動(dòng)（如不能自啟動(dòng)則應(yīng)修改邏輯）→畫邏輯圖

2．用集成計(jì)數(shù)器組成任意進(jìn)制計(jì)數(shù)器的方法

反饋置0法：如果集成計(jì)數(shù)器有清零端，則可控制清零端來(lái)改變計(jì)數(shù)長(zhǎng)度。如果是異步清零端，則N進(jìn)制計(jì)數(shù)器可用第N個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)控制清零端，如果是同步清零，則用第N-1個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)，產(chǎn)生控制信號(hào)時(shí)應(yīng)注意清零端時(shí)高電平還是低電平。

反饋置數(shù)法：控制預(yù)置端來(lái)改變計(jì)數(shù)長(zhǎng)度。

如果異步預(yù)置，則用第N個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)

如果同步預(yù)置，則用第N-1個(gè)狀態(tài)譯碼產(chǎn)生控制信號(hào)，也應(yīng)注意預(yù)置端是高電平還是低電平。

兩片間進(jìn)位信號(hào)產(chǎn)生：有串行進(jìn)位和并行進(jìn)位二種方法

詳見(jiàn)例5-5至5-8

第七八章可編程邏輯器件知識(shí)要點(diǎn)

一、半導(dǎo)體存儲(chǔ)器的分類及功能（了解）

從功能上分

二、半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)（了解）

ROM、RAM結(jié)構(gòu)框圖以及兩者差異

三、RAM存儲(chǔ)器容量擴(kuò)展

存儲(chǔ)容量的計(jì)算

容量的擴(kuò)展：位擴(kuò)展：增加數(shù)據(jù)位；字?jǐn)U展：增加存儲(chǔ)單元

第十章脈沖波形產(chǎn)生和整形知識(shí)要點(diǎn)

施密特觸發(fā)器的，單穩(wěn)態(tài)觸發(fā)器，多謝振蕩器的特點(diǎn)以及功能。

重點(diǎn)：555電路及其應(yīng)用一、用555組成多諧振蕩器

1.電路組成如圖6.5所示

RRC

圖6.52.電路參數(shù)：

充電τ：(R1+R2)C放電τ：R2C周期：T=(R1+2R2)Cln2

占空比：2

121

12RRRRTtqw++==

二、用555電路組成施密特觸發(fā)器

1.電路如圖6.1所示

2.回差計(jì)算CCTVV32=

+，CCTVV3

1

=-回差-+-=?TTVVV

3.對(duì)應(yīng)Vi輸入波形、輸出波形如圖6.2所示三、用555電路組成單穩(wěn)電路

1.電路如圖6.3所示

穩(wěn)態(tài)時(shí)VO=0。

Vi2有負(fù)脈沖觸發(fā)時(shí)VO=1。

V03t

t

VV213VV

Vi

Vt

t

圖6.4

Vi

2.脈寬參數(shù)計(jì)算

3.波形如圖6.4所示

第十二章數(shù)模和模數(shù)轉(zhuǎn)換知識(shí)要點(diǎn)

一、D/A轉(zhuǎn)換器

D/A轉(zhuǎn)換器的一般形式為：VO=KDi，K為比例系數(shù)，Di為輸入的二進(jìn)制數(shù)，D/A轉(zhuǎn)換器的電路結(jié)構(gòu)主要看有權(quán)電阻、權(quán)電流、權(quán)電容以及開關(guān)樹型D/A轉(zhuǎn)換器。

權(quán)電阻及倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器輸出電壓和輸入二進(jìn)制數(shù)之間關(guān)系的推導(dǎo)過(guò)程。衡量轉(zhuǎn)化器性能的兩個(gè)主要標(biāo)志。二、A/D轉(zhuǎn)換器

1.A/D轉(zhuǎn)換器基本原理

取樣定理：為保證取樣后的信號(hào)不失真恢復(fù)變量信號(hào)，設(shè)采樣頻率為Sf，原信號(hào)最高頻率為

maxf，則max2ffS。

A/D轉(zhuǎn)換器過(guò)程：采樣、保持、量化、編碼2.典型A/D轉(zhuǎn)換器的工作原理

逐次逼近型A/D轉(zhuǎn)換器原理計(jì)數(shù)型A/D轉(zhuǎn)換器原理

典型例題：

7.請(qǐng)用74LS138設(shè)計(jì)一個(gè)三變量的多數(shù)表決電路。具體要求如下：（1）輸入變量A、B、C為高電平時(shí)表示贊同提案（2）當(dāng)有多數(shù)贊同票時(shí)提案通過(guò)，輸出高電平74LS138的引腳圖如下，可以附加必要的門電路：

用一個(gè)3線–8線譯碼器實(shí)現(xiàn)函數(shù)74138工作條件：G1=1，G2A=G2B=0

ABCY

000001010011100101110111

00010111

XYZ

ZYXZYXZYXF+++=7

4207

42074207420yyyyFmmm