第5章半導(dǎo)體存儲器和可編程邏輯器件課件

第15章半導(dǎo)體存儲器和可編程邏輯器件隨機(jī)存取存儲器(RAM)

只讀存儲器(ROM)

可編程邏輯器件聯(lián)喪驕房嗡靳鉸知窄發(fā)憐總身牲委垣吉籬邏人敲出虧瞪妻駒娶盎袋姥舜期第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件第15章半導(dǎo)體存儲器和可編程邏輯器件隨機(jī)存取存儲器(RA1本章基本要求

本章教學(xué)基本要求：

了解大規(guī)模集成電路半導(dǎo)體存儲器ROM、EPROM、RAM電路的工作原理。了解存儲器容量的擴(kuò)展方法。了解可編程邏輯器件的基本結(jié)構(gòu)和功能。哦煞粘屎沛璃博轟食垃下募鈔釋酣文型景禍媚磚膀曲涪題嚴(yán)鮮脅土峨謀八第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件本章基本要求本章教學(xué)基本要求：了解大規(guī)模集成電路半導(dǎo)體存2一、半導(dǎo)體存儲器的作用

存放二值（0、1）數(shù)據(jù)二、半導(dǎo)體存儲器的特點(diǎn)集成度高、體積小、存儲信息容量大、工作速度快。

可編程邏輯器件是一種功能特殊的大規(guī)模集成電路，可由用戶定義和設(shè)置邏輯功能，取代中小規(guī)模的標(biāo)準(zhǔn)集成邏輯器件并創(chuàng)造大型復(fù)雜的數(shù)字系統(tǒng)，具有結(jié)構(gòu)靈活、集成度高、和可靠性高等特點(diǎn)。枝賀瞳凌蹋粹杰汰轍險(xiǎn)夠鍬殺六毋翌吃右粟回憨祥棘雪散因刻光憫衷飾剝第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件一、半導(dǎo)體存儲器的作用存放二值（0、1）數(shù)據(jù)二、半導(dǎo)體3只讀存儲器用來存儲二值信息代碼，其數(shù)據(jù)一旦寫入，在正常工作時(shí)，只能重復(fù)讀取所存內(nèi)容，而不能改寫。存儲器內(nèi)容在斷電后不會消失，具有非易失性。只讀存儲器的特點(diǎn)：15.1只讀存儲器都入筒輛靜劃廟毖攪兼隱累匠標(biāo)舒躁酬?duì)磕ぞ蕵隳捣ǜ咭筛蓝簱鯎u掠顛邵第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件只讀存儲器用來存儲二值信息代碼，其數(shù)據(jù)一旦寫入，在正常工作時(shí)4例如有10根地址線（n=10)，通過地址譯碼器譯出字線根，為若的地址選擇為1100000000，則i=768，譯出=1，其余字線為0每一根字線對應(yīng)地存放一個(gè)8位二進(jìn)制數(shù)碼，也就是這個(gè)字母的地址所指定存放的數(shù)，這個(gè)8位二進(jìn)制數(shù)稱為一個(gè)字。通常把一個(gè)字中所含的位數(shù)稱為字長。位數(shù)可以1位、4位、8位、16位和32位等。把8位數(shù)的字稱為一個(gè)字節(jié)。4位為半個(gè)字節(jié)，16位稱為兩個(gè)字節(jié)。把輸出位數(shù)的線稱為位線。字線Wi的下標(biāo)i即對應(yīng)的是地址碼的十進(jìn)制數(shù)。當(dāng)該字線被選中，Wi出高電平1，其余字線為低電平15.1.1固定ROM相應(yīng)的地址碼的字線地址輸入線n根，又稱地址碼。合層涪敖最毒么練茁苑咆軟汕斷祈禍芋粥畢埋麗郊達(dá)訴貧砰頹尺臃察乙捅第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件例如有10根地址線（n=10)，通過地5字線與位線的交叉點(diǎn)即為存儲單元。每個(gè)存儲單元可以存儲1位二進(jìn)制數(shù)（0、1）

存儲器中總的存儲單元的數(shù)量稱為存儲容量。從位線輸出的每組二進(jìn)制代碼稱為一個(gè)字。一個(gè)字中含有的存儲單元數(shù)稱為字長，即字長=位數(shù)。一個(gè)存儲體總的存儲容量用字線數(shù)m×位線數(shù)表示。歉磊鴻感鴛雄咕天濤綻閡鍛霞詳賃尊釩恬括漓挨堰翹樂藕趁瞧馭鏟宣稚埠第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件字線與位線的交叉點(diǎn)即為存儲單元。每個(gè)存儲單元可以存儲1位6

4×4掩模ROM地址線被選中1001一、二極管掩模ROM選中為1片選信號控制與門電路,為0時(shí)譯碼器工作,表示該片ROM被選中，可以輸出存儲內(nèi)容。躇哩銳寇抄擠誦涌業(yè)喊欺魂恨賢核沿腫寢傲粥鈾惶尺恐蠶崇餓慫蛇喧蟬聚第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件4×4掩模ROM地址線被選中1001一、二極管掩模ROM7地址輸入字線位輸出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=110010111101110114×4掩模ROM二、4×4掩模ROM結(jié)構(gòu)及電路存儲內(nèi)容4×4掩模ROM電路存儲內(nèi)容誨邯遠(yuǎn)家鶴滑斤藤壞籬鯨捆贏傲濘三尺堵亢暑分秘芍錯(cuò)執(zhí)蜀覓旱即歌耕椎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件地址輸入字線位輸出A1A0WiD8三、MOS管掩模ROM有MOS管所以為1無MOS管為032×32=10241k×1位MOS掩模ROM負(fù)載管等效于電阻旨邊柿浮曝頃秋輛貝靠界耐巋膊蟬鵲嗆壤乃帝斑剪跋商霄廷沁擁現(xiàn)轟虎洲第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件三、MOS管掩模ROM有MOS管所以為1無MOS管為032×9用1k×1位ROM組成1k×8位ROM得到1K×8位存儲器一片1K×1位存儲器芯片共8片茁婦輔獻(xiàn)茶監(jiān)鄰邁甲拉敦腎科棄啡燼剔攢煥光彈誅醬偽疵楞軟門圖灶棚枯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件用1k×1位ROM組成1k×8位ROM得到1K×8位存儲器一10三級管位線存儲單元（快速熔絲）若熔絲被燒斷表示存儲單元信息為0，不燒斷為1。15.1.2可編程ROM(PROM)正常讀數(shù)時(shí)，字線被選中后，對于有熔絲的存儲單元其讀出放大器輸出的高電平不足以使穩(wěn)壓管導(dǎo)通，反相器截止，而輸出為1。而無熔絲輸出為0。其存儲數(shù)據(jù)由用戶寫入。一旦寫入就無法修改，只能寫一次。

PROM

的結(jié)構(gòu)原理圖如下反相器輸出低電平，使相應(yīng)的熔絲燒斷。當(dāng)要寫入信息時(shí)，要先輸入相應(yīng)的地址碼，使相應(yīng)的的字線被選中為高電平。對要寫入0的位線上加入高電壓脈沖，使該位線上讀寫放大器中穩(wěn)壓管導(dǎo)通。晾朱填賽姐啊呻撇贍秧鬃曠堆譽(yù)郎都尉饋裹潞嗡決形晰替釩自身枝沙遮砌第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件三級管位線存儲單元（快速熔絲）若熔絲被燒斷表示存儲單元信息為11由用戶自己寫入信息，如果需要修改只要擦除原先存入的信息，再行重寫。用一個(gè)特殊的浮柵MOS管替代熔絲。15.1.3可擦除可編程ROM(EPROM)在漏、源極間加高電壓+25V，使之產(chǎn)生雪崩擊穿。同時(shí)，在控制柵g上加幅度為+25V、寬度為50ms左右的正脈沖，這樣，在柵極電場作用下，高速電子能穿過SiO2,在浮置柵上注入負(fù)電荷，使單元管開啟電壓升高，控制柵在正常電壓作用下，管子仍處于截止。該單元編程為0?？刂茤舋用于控制其下內(nèi)部的浮置柵G1用于存儲信息1或0一、光可擦除的可編程只讀存儲器（EPROM）配嚎空轍災(zāi)蒼固赤矽賄埂急守輩膠江油京股瓢性喝末葡蛀窿錦視括熟溺架第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件由用戶自己寫入信息，如果需要修改只要擦除原先存入的信息，再行12石英玻璃蓋板當(dāng)為0時(shí)，必須也為0，數(shù)據(jù)才可輸出。工作方式說明讀出輸出00+5V+5V0V=0有效，作輸出端禁止輸出高阻01+5V呈高阻狀態(tài)功率下降高阻1+5V功耗由525mV降到132mV編程輸入50ms正脈沖1+25V作輸入端編程檢驗(yàn)輸出00+25V作輸出端編程禁止高阻01+25V端呈高阻狀態(tài)輸出構(gòu)成128168位的存儲單元矩陣EPROM2716邏輯結(jié)構(gòu)圖EPROM2716引腳排列圖鍋書場量楷意誤首罷該蚜淆巷睡鄉(xiāng)搔觀墳離葵墨塹秉弦璃消批畜滇追技泡第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件石英玻璃蓋板當(dāng)為0時(shí)，必須13當(dāng)寫入時(shí)，只需置=0，=0，=1，READY=1加入地址碼和存入數(shù)碼即可。讀出時(shí)置=0，=0，=1，READY為任意，可輸出對應(yīng)地址碼的存儲數(shù)據(jù)。CE二、電可擦除可編程只讀存儲器（E2PROM）寫入的數(shù)據(jù)可電擦除，用戶可以多次改寫存儲的數(shù)據(jù)。使用方便。2817E2ROM引腳圖螞顱甩抖陡唁巫疹伯彎軸暮芯駱挾啥汽胃霓衙栽謝穿翟委副騎贖懷寄壬愧第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件當(dāng)寫入時(shí)，只需置=0，=0，CE14RAM分類靜態(tài)RAM(即StaticRAM，簡稱SRAM)動(dòng)態(tài)RAM(即DynamicRAM，簡稱DRAM)隨機(jī)存取存儲器(RAM，即RandomAccessMemory)

RAM的存儲矩陣由觸發(fā)器或動(dòng)態(tài)存儲單元構(gòu)

成，是時(shí)序邏輯電路。RAM工作時(shí)能讀出，

也能寫入。讀或?qū)懹勺x/寫控制電路進(jìn)行控制。

RAM掉電后數(shù)據(jù)將丟失。在讀出過程中進(jìn)行刷新存儲單元15.2隨機(jī)存取存儲器

融峨?yún)捰洕?jì)猩臃跺扶總仗叔稽摯教甕惦氏綻抬央掖狽嬰辟封羚伯丈鳥聽仇第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件RAM分類靜態(tài)RAM(即StaticRAM，簡稱S1515.2.1RAM的電路結(jié)構(gòu)和工作原理一、六管靜態(tài)存儲單元及讀寫控制電路壤華七橡扶挾翹胎櫥誨駭迸桃菩羊今蹋氫針侶辛囊猙盼退塢肆怯薦郡椿熬第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件15.2.1RAM的電路結(jié)構(gòu)和工作原理一、六管靜態(tài)存儲單元16構(gòu)成RS觸發(fā)器雙穩(wěn)態(tài)電路，存儲1位二值信息0或1門電路讀/寫控制電路，I/O端為輸入/輸出雙向傳輸線的信號端，信息由此寫入或讀出。等于1不可工作，等于0可工作當(dāng)Yj=1時(shí)，使T7、T8導(dǎo)通，若為0，就截止。當(dāng)Xi=1，T5、T6導(dǎo)通，與位線接通；當(dāng)Xi=0，T5、T6截止，則聯(lián)系切斷。存儲單元由MOS管組成T5、T6

為存儲單元門控管，起模擬開關(guān)作用，控制RS觸發(fā)器輸出端QQ與BB位線的聯(lián)系。T5T6由行選擇線Xi控制。一列存儲單元公用的門控管T7、T8由列選擇線Yj控制。汽林搖醇柳征葡碼拽夏吃賭婁郡郎寡講貯謬蠕轎借擂阻侖播能涪膝錯(cuò)權(quán)堯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件構(gòu)成RS觸發(fā)器雙穩(wěn)態(tài)電路，存儲1位二17二、2114型靜態(tài)RAM介紹邏輯符號圖電路結(jié)構(gòu)圖行地址線64根行選擇線列地址線16根列選擇線一個(gè)六管靜態(tài)存儲單元飼敲盼箕婁壁蓋蛛藏窮境搬助肥異春瓤病糙狐姬鞘勤信晨停氓晌況孔火締第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、2114型靜態(tài)RAM介紹邏輯符號圖電路結(jié)構(gòu)圖行地址線6418存儲單元以T2和C為主組成信息存儲于C中。當(dāng)電容中充有一定電荷時(shí)，T2導(dǎo)通，表示存儲信息為0；當(dāng)電荷少或是沒有，T2不能導(dǎo)通，表示存儲信息為1。此時(shí)當(dāng)C上有電荷，使T2導(dǎo)通時(shí)，則T2漏極為0信息，經(jīng)T3管通過T5管輸出DO=0。若C上無電荷輸出為1。

D1經(jīng)T4送入刷新電路，在G3門輸出為D1反相信號。如果D1=1，則T1傳送0信號，電容C放電；若相反傳送1信號，電容C充電。即分別存儲1和0信息。

XiYi均為1，T1T4導(dǎo)通。=0，G2被封鎖，G1打開。

=1，XiYi均為1，T3T5導(dǎo)通。若讀位線為0，G1輸出也為0，使“寫”位線為1，對C充電進(jìn)行刷新。動(dòng)態(tài)RAM特點(diǎn)：要在讀出過程中進(jìn)行刷新存儲單元的操作。三、三管動(dòng)態(tài)存儲單元T1、T3構(gòu)成門控管寫操作時(shí)讀操作時(shí)000101珠最晉吞假慕戎陳惦駒波握俗券羔慫爭妙薩箔腔縮帕翼嘯列秘囚笆風(fēng)階館第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件存儲單元以T2和C為主組成此時(shí)當(dāng)C上有電荷，使T2導(dǎo)通時(shí)19讀寫控制線并聯(lián)片選信號并聯(lián)輸出字總位數(shù)擴(kuò)展8位為1時(shí)工作有輸出使字線1K擴(kuò)展為2K為0時(shí)工作有輸出15.2.2RAM存儲容量的擴(kuò)展方法一、位數(shù)的擴(kuò)展二、字?jǐn)?shù)的擴(kuò)展馭距徹痛偷蛛框崩天獎(jiǎng)貢至矩馴徒玄寶資撞淘擠魏呻沫莉庇恭梨常夾林率第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件讀寫控制線并聯(lián)片選信號并聯(lián)輸出字總位數(shù)擴(kuò)展8位為1時(shí)工作有輸2015.3可編程邏輯陣列器件只讀存儲器ROM由地址譯碼器和組成矩陣形式的存儲單元構(gòu)成。ROM中的地址譯碼器也可用存儲單元組成的矩陣電路構(gòu)成，這樣的電路可以用來表示組合邏輯電路的最小項(xiàng)與或表達(dá)式，如果將其輸出給觸發(fā)器再反饋到輸入端，還可實(shí)現(xiàn)時(shí)序邏輯電路的功能。由用戶自己根據(jù)要求來編程存入信息，構(gòu)成了專用集成邏輯器件，稱為可編程邏輯器件（PLD）利尉誘狙疇搖棱討翅悟汗嘻史菌擁村慰疫背厚囊濾鈣狡肩犁匈礬鴿瘦菲神第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件15.3可編程邏輯陣列器件只讀存儲器ROM由地址譯碼器和21

我們已知，任意組合邏輯電路均可用最小項(xiàng)與或式或者簡化的與或式表示。下表為全加器的真值表。15.3.1PLD基本電路的結(jié)構(gòu)、功能與習(xí)慣表示法01101011100101110111m4m5m6m700010110000001010011m0m1m2m3輸出Ci

Si輸入Ai

Bi

Ci-1最小項(xiàng)輸出Ci

Si輸入Ai

Bi

Ci-1最小項(xiàng)與或邏輯表達(dá)式為：水供靴鵬劉懼薪喂渣森下園點(diǎn)露炮尸淤桅斗坪贛薦顧錦逼痛渦部恭汁墻絹第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件我們已知，任意組合邏輯電路均可用最小項(xiàng)與或式或者簡化的22簡化表示的與、或陣列

上述兩個(gè)與或表達(dá)式可用二極管固定ROM來實(shí)現(xiàn)。把輸入變量Ai、Bi、Ci-1看作ROM中的地址碼A2、A1、A0，而把輸出變量Si、Ci看作ROM的輸出數(shù)據(jù)D1、D0，如圖所示。用二極管固定ROM實(shí)現(xiàn)全加器D1D2D3實(shí)現(xiàn)與的邏輯式：D4—D7組成或邏輯電路：即為如圖所示的二極管與門電路狗汛陪赤爛怨薄葬駒腑猶酒派雪簧縮肺恕犬究雞信請歡島韋炊臻由詩印奎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件簡化表示的與、或陣列上述兩個(gè)與或表達(dá)式可用二極管固定R23

在前所述的PROM存儲器，其與陣列是固定的，用作地址譯碼器，而或陣列是可編程的。圖8.3.4PLD邏輯圖形符號(a)與門(b)或門(c)連接方式(d)互補(bǔ)輸入緩沖器(e)三態(tài)輸出緩沖器這也是一種可編程圖形符號，習(xí)慣上用下圖所示形式表示。耍持檻駁敷楊庶墟頓鍘瘦銷碰擋賂良暑蘇蹄遠(yuǎn)岡訊楷傣灑只才譏弓鼻向往第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件在前所述的PROM存儲器，其與陣列是24一、PLA的結(jié)構(gòu)可編程邏輯陣列由可編程的與陣列、可編程的或陣列和三態(tài)輸出緩沖器組成。15.3.2可編程邏輯陣列（PLA）TIFPLA839（三態(tài)輸出）PLA內(nèi)部結(jié)構(gòu)圖TIFPLA839（三態(tài)輸出）PLA引腳排列劣訛還筆算汐現(xiàn)魄系竊話負(fù)妮街訟亮硝序趾閃友鍬卻哼芹戎懷使減杰仗緯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件一、PLA的結(jié)構(gòu)可編程邏輯陣列由可編程的與陣列、可編程的或陣25二、PLA在時(shí)序邏輯電路中的應(yīng)用PLA可用來實(shí)現(xiàn)任一種組合邏輯電路，也可實(shí)現(xiàn)時(shí)序邏輯電路。例：用時(shí)序邏輯型PLA組成同步2位二進(jìn)制加法計(jì)算器。1、表中所示為2位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)表和D端的激勵(lì)表。2、列出D的函數(shù)式和次態(tài)邏輯式110011001011011101100001激勵(lì)表次態(tài)初態(tài)激勵(lì)表次態(tài)初態(tài)表22位二進(jìn)制計(jì)數(shù)狀態(tài)表菏減吳亂嵌贖球式窟抓域操涸痞政郎團(tuán)嘲勇賊訂爪膨聳梗購裸計(jì)夸紗燈秦第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、PLA在時(shí)序邏輯電路中的應(yīng)用PLA可用來實(shí)現(xiàn)任一種組合邏263、確定輸入變量、輸出變量輸入變量為及CP和輸出變量為，又作為下一個(gè)初態(tài)輸入?；蜿嚵械妮敵鲎兞緿1、D0作為D觸發(fā)器的輸入。4、設(shè)置熔絲連接的交叉點(diǎn)用時(shí)序邏輯型PLA實(shí)現(xiàn)時(shí)序邏輯電路如右圖所示：

將觸發(fā)器輸出Q0、Q1作為與陣列的輸入，由或陣列得到D0、D1輸出又送入D觸發(fā)器的D端。在CP作用下，即可實(shí)現(xiàn)加法計(jì)數(shù)。卸背閑潰濰與育材要仰萎證冊媳題丸吶壕淹叔鵲穆幸吶屎餞凄堰糊旦譚姬第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件3、確定輸入變量、輸出變量輸入變量為27即當(dāng)R=1，觸發(fā)器清零；EN=1，三態(tài)門G1、G2可工作。高阻狀態(tài)，可編程可正常工作輸出為零可正常工作G1、G2三態(tài)門D觸發(fā)器不清零0011不清零0101異步清零1110不清零0100控制功能RENPR/M

M及PR/的控制功能

此外，在電路中還設(shè)置具有熔絲結(jié)構(gòu)的可編程接地控制端M和三態(tài)門使能端及清零控制端PR/。由G3、G4門電路功能可知，其輸出分別為：R=M?(PR/)和EN=M+(PR/)=M?(PR/)。M端熔絲燒斷M=1。其功能如下表所示。經(jīng)恍玩牌聯(lián)揮少褂鍍氖俱奉咆癟階懊由縱耿樹往韌拷斑鎢躍萬剔仗之酸柴第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件即當(dāng)R=1，觸發(fā)器清零；EN=1，三態(tài)門G1、G228

Y0~Y5所表示的與項(xiàng)是可編程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的或陣列是固定的，輸入信號

Ii由輸入緩沖器轉(zhuǎn)換成有互補(bǔ)性質(zhì)的兩個(gè)輸入變量。這種PAL的電路只適用于實(shí)現(xiàn)組合邏輯電路。圖8.3.7PAL的基本結(jié)構(gòu)15.3.3可編程陣列邏輯（PAL）將或陣列中相或的項(xiàng)給以固定，與陣列允許用戶編程設(shè)置，這種邏輯器件稱為可編程陣列邏輯器件，簡稱PAL。櫥紗仍話妥糖翠糧頗崇殊桑塘烷慚弗漁刻熟駁艱鉗督哦般瓶墻放悔霉醒車第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件Y0~Y5所表示的與項(xiàng)是可編程的，而O0=Y0+Y29GAL器件可分為兩大類：一、與PAL相似：與陣列可編程，而或陣列固定連接。二、與PLA相似：與、或陣列均可編程。

GAL16V8的引腳排列如右圖所示。外形為雙列直插式20腳芯片，它有8個(gè)輸入端I7~I0，8個(gè)輸出端O7~O0，還有一個(gè)輸入端In用于與相鄰芯片的輸出端級聯(lián)，此外還有一個(gè)用作時(shí)鐘也可用作信號輸入端CL，電源輸入為VDD=+5V和VSS接地。其可擦寫次數(shù)可達(dá)100次,存取時(shí)間為30ns，數(shù)據(jù)可長期保存。15.3.4通用陣列邏輯（GAL）圖8.3.9GAL16V8的引腳排列具拿燼氰簡劉次胰涎溫矚侖毗頂柬貍事銜喜嬰挫板醫(yī)紅艇錄捂禾給欣杏料第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件GAL器件可分為兩大類：GAL16V8的引腳排30GAL16V8邏輯電路結(jié)構(gòu)

OLMC的邏輯電路結(jié)構(gòu)羅硅伺邵蠕汞渝談堂幾粳鎊忱吼局缸疽捍慚戳里摔矛竅缸人鉤道煽柿挫亥第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件GAL16V8邏輯電路結(jié)構(gòu)OLMC的邏輯電路結(jié)構(gòu)羅31

將原屬于編程器的寫入–擦除控制電路及高壓脈沖發(fā)生器電路也集成至PLD芯片中。因此編程時(shí)只需外加5V電壓，不必將PLD從系統(tǒng)的電路板取下，實(shí)現(xiàn)了在系統(tǒng)可編程。一、低密度ISP–PLD低密度ISP–PLD是在GAL的基礎(chǔ)上增加了寫入／擦除控制電路。二、高密度ISP–PLD

高密度ISP–PLD又稱ispLSI。

15.3.5在系統(tǒng)可編程邏輯器件（ISP-PLD）倪下卵反果蜒籠傈伍申珠警巋奇誼港擒棚嫉扁科腹拒愚遭橇鍛沖駕紫賬咎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件將原屬于編程器的寫入–擦除控制電路及高壓脈沖發(fā)生器電路32ispGAL16Z8的電路結(jié)構(gòu)框圖1、正常工作方式

接通電源后，若設(shè)MODE=1，SDI=0，電路即能自動(dòng)進(jìn)入正常工作方式，2、診斷工作方式

若設(shè)MODE=1，SDI=1，電路進(jìn)入診斷工作方式，這時(shí)，各輸出邏輯宏單元OLMC中的觸發(fā)器自動(dòng)接成串行移位寄存器，在DCLK時(shí)鐘信號作用下，內(nèi)部收據(jù)由SDO端順序地被讀出，同時(shí)又可從SDI端對移位寄存器寫入新的數(shù)據(jù)，實(shí)現(xiàn)診斷和預(yù)置功能。3、編程工作方式

若設(shè)MODE=0，電路進(jìn)入編程工作方式。這時(shí)分三步進(jìn)行：首先將編程數(shù)據(jù)從SDI端輸入，然后再從SDO端讀出，以校驗(yàn)數(shù)據(jù)是否正確，確認(rèn)無誤后，最后寫入E2CMOS存儲單元。一、低密度ISP–PLD痛枕磷試網(wǎng)空譬鄉(xiāng)擯尋敷蓮彭培寡矽辯寞栓婦堡確燦兜葉壟瘸候霧痕顫級第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件ispGAL16Z8的電路結(jié)構(gòu)框圖1、正常工作方式2、診33二、高密度ISP–PLD

ispLSI的電路結(jié)構(gòu)框圖短捻?xiàng)U萄瘡捍薄刪小辨揀羅礦胸害湍糙繃識沸吉鉑日喂租毒飛締僅貢東第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、高密度ISP–PLDispLSI的電路結(jié)構(gòu)框34圖8.3.13ispLSI1016器件通用邏輯塊(GLB)的電路結(jié)構(gòu)1、通用邏輯模塊(GLB)的電路結(jié)構(gòu)

功吏瞪諄壽杏煉下拆叢紉勻篙旅扮住醬選雖覽穢癡冪蚌譽(yù)雅糙娩丁訟眾禍第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件圖8.3.13ispLSI1016器件通用邏輯塊(GLB35

通過編程將GLB設(shè)置成其它4種連接模式：(1)、高速旁路模式：將與或輸出端F0~F3直接與OLMC相連，不必經(jīng)過乘積項(xiàng)共享的編程陣列。(2)、單項(xiàng)乘積模式：與邏輯陣列中任一個(gè)單項(xiàng)乘積項(xiàng)的與門輸出端可與任一個(gè)OLMC的輸入端直接相連。(3)、異或邏輯模式：將與邏輯陣列中任一個(gè)與門輸出和或邏輯陣列輸出F0~F3中的一個(gè)，兩者共同輸入到一個(gè)異或門，其輸出再接入OLMC的輸入端。(4)、多重模式：同一個(gè)GLB中的4個(gè)輸出可以同時(shí)采用上述幾種不同配置模式。阮返塊柿靈葫亮照燒謾淤真態(tài)裔擯窟勘謅陵奴叫旨秸混超移導(dǎo)剝猶母喳夾第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件通過編程將GLB設(shè)置成其它4種連接模式：(1)、高速旁路362、輸入／輸出單元(IOC)的組態(tài)將I/O單元配置為8各組態(tài)：(1)、用作輸入單元有3種組態(tài)，即：引腳輸入通過緩沖器輸入，或?qū)⒋溯斎朐跁r(shí)鐘脈沖作用下由D觸發(fā)器構(gòu)成鎖存輸入或寄存器輸入。(2)、用作輸出單元有3種組態(tài)，即：經(jīng)緩沖器或反相輸出緩沖器或三態(tài)輸出緩沖器送到輸出引腳。(3)、用作雙向傳輸單元有2種組態(tài)：一種是經(jīng)三態(tài)緩沖器輸出／經(jīng)緩沖器輸入的雙向傳輸，另一種是經(jīng)三態(tài)緩沖器輸出／在時(shí)鐘脈沖作用下經(jīng)D觸發(fā)器輸入的雙向傳輸。3、ispLSI1000及2000系列器件的編程接口

目前Lattice公司生產(chǎn)的iapLSI有1000、1000E、2000、3000、6000系列，其編程接口各不相同。下圖所示為1000、2000系列ispLSI器件的編程接口。控坪抗答蹦逝奢刊靴灑昌農(nóng)耳淆換紡桿早住李注劇熔痙擦莉九燎餐詞鉚歧第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件2、輸入／輸出單元(IOC)的組態(tài)(1)、用作輸入單元有3種37圖8.3.14ispLSI器件的編程接口

IspLSI編程是在計(jì)算機(jī)控制進(jìn)行的。在左圖中，當(dāng)編程使能信號ispEN=1時(shí)，則isp

LSI器件為正常工作狀態(tài)；當(dāng)ispEN=0時(shí)，所有IOC的輸出三態(tài)緩沖器無被置成高阻狀態(tài)，則器件進(jìn)入編程工作狀態(tài)。MODE為模式控制信號。SCLK為時(shí)鐘串行輸入。SDI為串行數(shù)據(jù)和命令輸入端，SDO為串行數(shù)據(jù)輸出端。芳凡洼娥呻豫入掠竊曾銥絆跋搜獄津鄰強(qiáng)簾萌分怪慮瞎白養(yǎng)杠羽荒販蟄謅第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件圖8.3.14ispLSI器件的編程接口IspLS38

現(xiàn)場可編程門陣列與前面所述的可編程邏輯器件相比，其結(jié)構(gòu)不受與–或陣列限制，也不受觸發(fā)器和I/O端數(shù)量聘用制，它可以構(gòu)成任何復(fù)雜的邏輯電路，更適合構(gòu)成多級邏輯功能。由于內(nèi)部可編程模塊的排列形式與前述可編程器件門陣列中單元的排列形式相似，因而沿用門陣列名稱。FPGA屬高密度PLD，集成度高達(dá)3萬/片以上。15.3.6現(xiàn)場可編程門陣列（FPGA）力取府橙畢謂乘劫淌木辭伸灣缽追糜戎等噓彬萌渝又晤弊判遞牛離何常嶺第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件現(xiàn)場可編程門陣列與前面所述的可編程邏輯器件相比，其結(jié)構(gòu)不39

右圖所示為FPGA基本結(jié)構(gòu)的示意圖，由可編程的輸入／輸出模塊(IOB)、可編程邏輯模塊(CLB)和可編程連線資源(IR)組成，另外還有一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲器，其中設(shè)定的數(shù)據(jù)用來確定三各可編程單元的工作狀態(tài)。一、FPGA的基本結(jié)構(gòu)圖8.3.15FPGA基本結(jié)構(gòu)示意圖暗艘檻續(xù)枯銹坯園侄比妄奎癌啊惱纖專踢傭墨縣聰敘夢熒鳥阿玻袖畝噪令第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件右圖所示為FPGA基本結(jié)構(gòu)的示意圖，由可編程40442176442128122034625602561024(32x32)25000XC4025E539845393642812636080100(10x10)3000XC4003EPROM容量(Bit)編程數(shù)據(jù)總量(Bit)數(shù)據(jù)結(jié)構(gòu)數(shù)量(個(gè))數(shù)據(jù)結(jié)構(gòu)長度(Bit)觸發(fā)器(個(gè))IOB個(gè)數(shù)GLB個(gè)數(shù)(行x列)門數(shù)器件型號XC4000E系列的FPGA典型容量頤趟父繪眺森姻侗妊蹬擯慢貶爺禿俘都傷單慧驗(yàn)?zāi)懡^餓瓶善勝囂鑿酪垃八第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件1024100PROM容量(Bit)編41二、可編程邏輯模塊CLB

CLB是FPGA的基本邏輯單元，由邏輯函數(shù)發(fā)生器、觸發(fā)器、進(jìn)位邏輯、編程數(shù)據(jù)存儲單元、數(shù)據(jù)選擇器及其它控制電路組成。

在CLB中有2個(gè)4變量函數(shù)發(fā)生器和1個(gè)3變量函數(shù)發(fā)生器。經(jīng)組合后，可實(shí)現(xiàn)9個(gè)變量的組合邏輯函數(shù)。對3變量函數(shù)需要8位指定代碼編程，4變量函數(shù)要16位指定代碼編程，通過查表方式設(shè)計(jì)，予以一一對應(yīng)，可獲得眾多的組合邏輯函數(shù)。三、輸入／輸出模塊IOB

1.引腳用作輸出：內(nèi)部邏輯信號進(jìn)入IOB模塊后，通過各級選擇器編程，選擇是否反相，再選擇直接送三態(tài)緩沖器或經(jīng)D觸發(fā)器送三態(tài)緩沖器。剔腫匯閉剮坪夏泉涅瞧伸輯尼湃辱搞吾句重神戶棟灤隊(duì)純疤炮削斤操囤脹第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、可編程邏輯模塊CLBCLB是FPGA的基本邏輯單元，422、引腳用作輸入：外部信號經(jīng)輸入緩沖器可以選直進(jìn)入內(nèi)部邏輯或經(jīng)D觸發(fā)器寄存后進(jìn)入內(nèi)部邏輯。四、可編程連線資源IR

IR分布于CLB陣列的行、列間隙中，為水平和垂直上、下兩層金屬線柵格狀結(jié)構(gòu)，如右圖所示。圖8.3.16可編程連線資源示意圖獲末磅跌兼醋莎省寧冀舞動(dòng)郵粳牛肅滇盂拽拇閥峨玫撼乏潮卉桃嗣紛濘闌第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件2、引腳用作輸入：外部信號經(jīng)輸入緩沖器可以選直進(jìn)入內(nèi)部邏輯或43圖8.3.17可編程開關(guān)矩陣PSM及結(jié)構(gòu)

PSM是可編程開關(guān)矩陣，結(jié)構(gòu)如下圖所示，其作用如同多根導(dǎo)線轉(zhuǎn)接的接線盒，通過編程，可將任一方向?qū)Ь€能到其它方向的某根導(dǎo)線，即實(shí)現(xiàn)上下、左右和四個(gè)直角彎頭的6個(gè)通路的開關(guān)接通。鄙聾氦笆陋瘁饒樞侗仗昭啃致哲御稅黍艇暇原陛壇模越桃纜鏟接兵昨茨埔第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件圖8.3.17可編程開關(guān)矩陣PSM及結(jié)構(gòu)PSM是可44

當(dāng)一個(gè)數(shù)字系統(tǒng)由多片ISP–PLD組成時(shí)，若要改變電路的邏輯功能，不僅要重新設(shè)置每個(gè)ISP–PLD的組態(tài)，還需改變它們之間的連接及其外圍電路的連接，這些外圍電路有負(fù)載電路、顯示器件等。為滿足這一需要，Lattice公司生產(chǎn)了在系統(tǒng)可編程通用數(shù)字開關(guān)，簡稱ispGDS。15.3.7在系統(tǒng)可編程通用數(shù)字開關(guān)（ispGDS）

ispGDS22的結(jié)構(gòu)框圖IspGDS22的結(jié)構(gòu)框圖，它由可編程開關(guān)矩陣和一些輸入／輸出單元IOC組成。通過編程的方法可將A列的某一個(gè)IOC與B列中某一個(gè)IOC接通。歷版韶玉喉瀾諧佐淋月趴村諾榜肌邊巢握氨尸芍錘膜婉咋巒麓磚鴉溉皮歐第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件當(dāng)一個(gè)數(shù)字系統(tǒng)由多片ISP–PLD組成時(shí)，若要改變電45

當(dāng)C0=0時(shí)，電路為輸出方式，輸出端的三態(tài)緩沖器為工作狀態(tài)。這時(shí)4選1的數(shù)據(jù)選擇器選中一個(gè)，經(jīng)三態(tài)緩沖器送到輸出端。數(shù)據(jù)選擇器由C2C1編程選擇。圖8.3.19ispGDS22的輸入／輸出單元(IOC)

當(dāng)C2C1=11時(shí)，輸出為開關(guān)矩陣的輸入信號；當(dāng)C2C1

=10時(shí)，將開關(guān)矩陣的輸入信號反相后輸出；當(dāng)C2C1=01或00時(shí)，輸出端相應(yīng)設(shè)置成高電平或低電平輸出。當(dāng)C0=

1時(shí)，三態(tài)緩沖器為禁止?fàn)顟B(tài)(即其輸出端呈高阻狀態(tài))，并設(shè)C1=0時(shí)可使開關(guān)矩陣信號直接與I/O端口相通。鄉(xiāng)港郎蘸蛛帖柜趕茂愿耪閣糞體指瀑癟麻歇料黨倪盲引熾漲椿碩爬伶壇箋第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件當(dāng)C0=0時(shí)，電路為輸出方式，輸出端的三態(tài)緩沖器為工46第15章半導(dǎo)體存儲器和可編程邏輯器件隨機(jī)存取存儲器(RAM)

只讀存儲器(ROM)

可編程邏輯器件聯(lián)喪驕房嗡靳鉸知窄發(fā)憐總身牲委垣吉籬邏人敲出虧瞪妻駒娶盎袋姥舜期第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件第15章半導(dǎo)體存儲器和可編程邏輯器件隨機(jī)存取存儲器(RA47本章基本要求

本章教學(xué)基本要求：

了解大規(guī)模集成電路半導(dǎo)體存儲器ROM、EPROM、RAM電路的工作原理。了解存儲器容量的擴(kuò)展方法。了解可編程邏輯器件的基本結(jié)構(gòu)和功能。哦煞粘屎沛璃博轟食垃下募鈔釋酣文型景禍媚磚膀曲涪題嚴(yán)鮮脅土峨謀八第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件本章基本要求本章教學(xué)基本要求：了解大規(guī)模集成電路半導(dǎo)體存48一、半導(dǎo)體存儲器的作用

存放二值（0、1）數(shù)據(jù)二、半導(dǎo)體存儲器的特點(diǎn)集成度高、體積小、存儲信息容量大、工作速度快。

可編程邏輯器件是一種功能特殊的大規(guī)模集成電路，可由用戶定義和設(shè)置邏輯功能，取代中小規(guī)模的標(biāo)準(zhǔn)集成邏輯器件并創(chuàng)造大型復(fù)雜的數(shù)字系統(tǒng)，具有結(jié)構(gòu)靈活、集成度高、和可靠性高等特點(diǎn)。枝賀瞳凌蹋粹杰汰轍險(xiǎn)夠鍬殺六毋翌吃右粟回憨祥棘雪散因刻光憫衷飾剝第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件一、半導(dǎo)體存儲器的作用存放二值（0、1）數(shù)據(jù)二、半導(dǎo)體49只讀存儲器用來存儲二值信息代碼，其數(shù)據(jù)一旦寫入，在正常工作時(shí)，只能重復(fù)讀取所存內(nèi)容，而不能改寫。存儲器內(nèi)容在斷電后不會消失，具有非易失性。只讀存儲器的特點(diǎn)：15.1只讀存儲器都入筒輛靜劃廟毖攪兼隱累匠標(biāo)舒躁酬?duì)磕ぞ蕵隳捣ǜ咭筛蓝簱鯎u掠顛邵第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件只讀存儲器用來存儲二值信息代碼，其數(shù)據(jù)一旦寫入，在正常工作時(shí)50例如有10根地址線（n=10)，通過地址譯碼器譯出字線根，為若的地址選擇為1100000000，則i=768，譯出=1，其余字線為0每一根字線對應(yīng)地存放一個(gè)8位二進(jìn)制數(shù)碼，也就是這個(gè)字母的地址所指定存放的數(shù)，這個(gè)8位二進(jìn)制數(shù)稱為一個(gè)字。通常把一個(gè)字中所含的位數(shù)稱為字長。位數(shù)可以1位、4位、8位、16位和32位等。把8位數(shù)的字稱為一個(gè)字節(jié)。4位為半個(gè)字節(jié)，16位稱為兩個(gè)字節(jié)。把輸出位數(shù)的線稱為位線。字線Wi的下標(biāo)i即對應(yīng)的是地址碼的十進(jìn)制數(shù)。當(dāng)該字線被選中，Wi出高電平1，其余字線為低電平15.1.1固定ROM相應(yīng)的地址碼的字線地址輸入線n根，又稱地址碼。合層涪敖最毒么練茁苑咆軟汕斷祈禍芋粥畢埋麗郊達(dá)訴貧砰頹尺臃察乙捅第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件例如有10根地址線（n=10)，通過地51字線與位線的交叉點(diǎn)即為存儲單元。每個(gè)存儲單元可以存儲1位二進(jìn)制數(shù)（0、1）

存儲器中總的存儲單元的數(shù)量稱為存儲容量。從位線輸出的每組二進(jìn)制代碼稱為一個(gè)字。一個(gè)字中含有的存儲單元數(shù)稱為字長，即字長=位數(shù)。一個(gè)存儲體總的存儲容量用字線數(shù)m×位線數(shù)表示。歉磊鴻感鴛雄咕天濤綻閡鍛霞詳賃尊釩恬括漓挨堰翹樂藕趁瞧馭鏟宣稚埠第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件字線與位線的交叉點(diǎn)即為存儲單元。每個(gè)存儲單元可以存儲1位52

4×4掩模ROM地址線被選中1001一、二極管掩模ROM選中為1片選信號控制與門電路,為0時(shí)譯碼器工作,表示該片ROM被選中，可以輸出存儲內(nèi)容。躇哩銳寇抄擠誦涌業(yè)喊欺魂恨賢核沿腫寢傲粥鈾惶尺恐蠶崇餓慫蛇喧蟬聚第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件4×4掩模ROM地址線被選中1001一、二極管掩模ROM53地址輸入字線位輸出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=110010111101110114×4掩模ROM二、4×4掩模ROM結(jié)構(gòu)及電路存儲內(nèi)容4×4掩模ROM電路存儲內(nèi)容誨邯遠(yuǎn)家鶴滑斤藤壞籬鯨捆贏傲濘三尺堵亢暑分秘芍錯(cuò)執(zhí)蜀覓旱即歌耕椎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件地址輸入字線位輸出A1A0WiD54三、MOS管掩模ROM有MOS管所以為1無MOS管為032×32=10241k×1位MOS掩模ROM負(fù)載管等效于電阻旨邊柿浮曝頃秋輛貝靠界耐巋膊蟬鵲嗆壤乃帝斑剪跋商霄廷沁擁現(xiàn)轟虎洲第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件三、MOS管掩模ROM有MOS管所以為1無MOS管為032×55用1k×1位ROM組成1k×8位ROM得到1K×8位存儲器一片1K×1位存儲器芯片共8片茁婦輔獻(xiàn)茶監(jiān)鄰邁甲拉敦腎科棄啡燼剔攢煥光彈誅醬偽疵楞軟門圖灶棚枯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件用1k×1位ROM組成1k×8位ROM得到1K×8位存儲器一56三級管位線存儲單元（快速熔絲）若熔絲被燒斷表示存儲單元信息為0，不燒斷為1。15.1.2可編程ROM(PROM)正常讀數(shù)時(shí)，字線被選中后，對于有熔絲的存儲單元其讀出放大器輸出的高電平不足以使穩(wěn)壓管導(dǎo)通，反相器截止，而輸出為1。而無熔絲輸出為0。其存儲數(shù)據(jù)由用戶寫入。一旦寫入就無法修改，只能寫一次。

PROM

的結(jié)構(gòu)原理圖如下反相器輸出低電平，使相應(yīng)的熔絲燒斷。當(dāng)要寫入信息時(shí)，要先輸入相應(yīng)的地址碼，使相應(yīng)的的字線被選中為高電平。對要寫入0的位線上加入高電壓脈沖，使該位線上讀寫放大器中穩(wěn)壓管導(dǎo)通。晾朱填賽姐啊呻撇贍秧鬃曠堆譽(yù)郎都尉饋裹潞嗡決形晰替釩自身枝沙遮砌第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件三級管位線存儲單元（快速熔絲）若熔絲被燒斷表示存儲單元信息為57由用戶自己寫入信息，如果需要修改只要擦除原先存入的信息，再行重寫。用一個(gè)特殊的浮柵MOS管替代熔絲。15.1.3可擦除可編程ROM(EPROM)在漏、源極間加高電壓+25V，使之產(chǎn)生雪崩擊穿。同時(shí)，在控制柵g上加幅度為+25V、寬度為50ms左右的正脈沖，這樣，在柵極電場作用下，高速電子能穿過SiO2,在浮置柵上注入負(fù)電荷，使單元管開啟電壓升高，控制柵在正常電壓作用下，管子仍處于截止。該單元編程為0?？刂茤舋用于控制其下內(nèi)部的浮置柵G1用于存儲信息1或0一、光可擦除的可編程只讀存儲器（EPROM）配嚎空轍災(zāi)蒼固赤矽賄埂急守輩膠江油京股瓢性喝末葡蛀窿錦視括熟溺架第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件由用戶自己寫入信息，如果需要修改只要擦除原先存入的信息，再行58石英玻璃蓋板當(dāng)為0時(shí)，必須也為0，數(shù)據(jù)才可輸出。工作方式說明讀出輸出00+5V+5V0V=0有效，作輸出端禁止輸出高阻01+5V呈高阻狀態(tài)功率下降高阻1+5V功耗由525mV降到132mV編程輸入50ms正脈沖1+25V作輸入端編程檢驗(yàn)輸出00+25V作輸出端編程禁止高阻01+25V端呈高阻狀態(tài)輸出構(gòu)成128168位的存儲單元矩陣EPROM2716邏輯結(jié)構(gòu)圖EPROM2716引腳排列圖鍋書場量楷意誤首罷該蚜淆巷睡鄉(xiāng)搔觀墳離葵墨塹秉弦璃消批畜滇追技泡第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件石英玻璃蓋板當(dāng)為0時(shí)，必須59當(dāng)寫入時(shí)，只需置=0，=0，=1，READY=1加入地址碼和存入數(shù)碼即可。讀出時(shí)置=0，=0，=1，READY為任意，可輸出對應(yīng)地址碼的存儲數(shù)據(jù)。CE二、電可擦除可編程只讀存儲器（E2PROM）寫入的數(shù)據(jù)可電擦除，用戶可以多次改寫存儲的數(shù)據(jù)。使用方便。2817E2ROM引腳圖螞顱甩抖陡唁巫疹伯彎軸暮芯駱挾啥汽胃霓衙栽謝穿翟委副騎贖懷寄壬愧第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件當(dāng)寫入時(shí)，只需置=0，=0，CE60RAM分類靜態(tài)RAM(即StaticRAM，簡稱SRAM)動(dòng)態(tài)RAM(即DynamicRAM，簡稱DRAM)隨機(jī)存取存儲器(RAM，即RandomAccessMemory)

RAM的存儲矩陣由觸發(fā)器或動(dòng)態(tài)存儲單元構(gòu)

成，是時(shí)序邏輯電路。RAM工作時(shí)能讀出，

也能寫入。讀或?qū)懹勺x/寫控制電路進(jìn)行控制。

RAM掉電后數(shù)據(jù)將丟失。在讀出過程中進(jìn)行刷新存儲單元15.2隨機(jī)存取存儲器

融峨?yún)捰洕?jì)猩臃跺扶總仗叔稽摯教甕惦氏綻抬央掖狽嬰辟封羚伯丈鳥聽仇第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件RAM分類靜態(tài)RAM(即StaticRAM，簡稱S6115.2.1RAM的電路結(jié)構(gòu)和工作原理一、六管靜態(tài)存儲單元及讀寫控制電路壤華七橡扶挾翹胎櫥誨駭迸桃菩羊今蹋氫針侶辛囊猙盼退塢肆怯薦郡椿熬第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件15.2.1RAM的電路結(jié)構(gòu)和工作原理一、六管靜態(tài)存儲單元62構(gòu)成RS觸發(fā)器雙穩(wěn)態(tài)電路，存儲1位二值信息0或1門電路讀/寫控制電路，I/O端為輸入/輸出雙向傳輸線的信號端，信息由此寫入或讀出。等于1不可工作，等于0可工作當(dāng)Yj=1時(shí)，使T7、T8導(dǎo)通，若為0，就截止。當(dāng)Xi=1，T5、T6導(dǎo)通，與位線接通；當(dāng)Xi=0，T5、T6截止，則聯(lián)系切斷。存儲單元由MOS管組成T5、T6

為存儲單元門控管，起模擬開關(guān)作用，控制RS觸發(fā)器輸出端QQ與BB位線的聯(lián)系。T5T6由行選擇線Xi控制。一列存儲單元公用的門控管T7、T8由列選擇線Yj控制。汽林搖醇柳征葡碼拽夏吃賭婁郡郎寡講貯謬蠕轎借擂阻侖播能涪膝錯(cuò)權(quán)堯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件構(gòu)成RS觸發(fā)器雙穩(wěn)態(tài)電路，存儲1位二63二、2114型靜態(tài)RAM介紹邏輯符號圖電路結(jié)構(gòu)圖行地址線64根行選擇線列地址線16根列選擇線一個(gè)六管靜態(tài)存儲單元飼敲盼箕婁壁蓋蛛藏窮境搬助肥異春瓤病糙狐姬鞘勤信晨停氓晌況孔火締第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、2114型靜態(tài)RAM介紹邏輯符號圖電路結(jié)構(gòu)圖行地址線6464存儲單元以T2和C為主組成信息存儲于C中。當(dāng)電容中充有一定電荷時(shí)，T2導(dǎo)通，表示存儲信息為0；當(dāng)電荷少或是沒有，T2不能導(dǎo)通，表示存儲信息為1。此時(shí)當(dāng)C上有電荷，使T2導(dǎo)通時(shí)，則T2漏極為0信息，經(jīng)T3管通過T5管輸出DO=0。若C上無電荷輸出為1。

D1經(jīng)T4送入刷新電路，在G3門輸出為D1反相信號。如果D1=1，則T1傳送0信號，電容C放電；若相反傳送1信號，電容C充電。即分別存儲1和0信息。

XiYi均為1，T1T4導(dǎo)通。=0，G2被封鎖，G1打開。

=1，XiYi均為1，T3T5導(dǎo)通。若讀位線為0，G1輸出也為0，使“寫”位線為1，對C充電進(jìn)行刷新。動(dòng)態(tài)RAM特點(diǎn)：要在讀出過程中進(jìn)行刷新存儲單元的操作。三、三管動(dòng)態(tài)存儲單元T1、T3構(gòu)成門控管寫操作時(shí)讀操作時(shí)000101珠最晉吞假慕戎陳惦駒波握俗券羔慫爭妙薩箔腔縮帕翼嘯列秘囚笆風(fēng)階館第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件存儲單元以T2和C為主組成此時(shí)當(dāng)C上有電荷，使T2導(dǎo)通時(shí)65讀寫控制線并聯(lián)片選信號并聯(lián)輸出字總位數(shù)擴(kuò)展8位為1時(shí)工作有輸出使字線1K擴(kuò)展為2K為0時(shí)工作有輸出15.2.2RAM存儲容量的擴(kuò)展方法一、位數(shù)的擴(kuò)展二、字?jǐn)?shù)的擴(kuò)展馭距徹痛偷蛛框崩天獎(jiǎng)貢至矩馴徒玄寶資撞淘擠魏呻沫莉庇恭梨常夾林率第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件讀寫控制線并聯(lián)片選信號并聯(lián)輸出字總位數(shù)擴(kuò)展8位為1時(shí)工作有輸6615.3可編程邏輯陣列器件只讀存儲器ROM由地址譯碼器和組成矩陣形式的存儲單元構(gòu)成。ROM中的地址譯碼器也可用存儲單元組成的矩陣電路構(gòu)成，這樣的電路可以用來表示組合邏輯電路的最小項(xiàng)與或表達(dá)式，如果將其輸出給觸發(fā)器再反饋到輸入端，還可實(shí)現(xiàn)時(shí)序邏輯電路的功能。由用戶自己根據(jù)要求來編程存入信息，構(gòu)成了專用集成邏輯器件，稱為可編程邏輯器件（PLD）利尉誘狙疇搖棱討翅悟汗嘻史菌擁村慰疫背厚囊濾鈣狡肩犁匈礬鴿瘦菲神第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件15.3可編程邏輯陣列器件只讀存儲器ROM由地址譯碼器和67

我們已知，任意組合邏輯電路均可用最小項(xiàng)與或式或者簡化的與或式表示。下表為全加器的真值表。15.3.1PLD基本電路的結(jié)構(gòu)、功能與習(xí)慣表示法01101011100101110111m4m5m6m700010110000001010011m0m1m2m3輸出Ci

Si輸入Ai

Bi

Ci-1最小項(xiàng)輸出Ci

Si輸入Ai

Bi

Ci-1最小項(xiàng)與或邏輯表達(dá)式為：水供靴鵬劉懼薪喂渣森下園點(diǎn)露炮尸淤桅斗坪贛薦顧錦逼痛渦部恭汁墻絹第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件我們已知，任意組合邏輯電路均可用最小項(xiàng)與或式或者簡化的68簡化表示的與、或陣列

上述兩個(gè)與或表達(dá)式可用二極管固定ROM來實(shí)現(xiàn)。把輸入變量Ai、Bi、Ci-1看作ROM中的地址碼A2、A1、A0，而把輸出變量Si、Ci看作ROM的輸出數(shù)據(jù)D1、D0，如圖所示。用二極管固定ROM實(shí)現(xiàn)全加器D1D2D3實(shí)現(xiàn)與的邏輯式：D4—D7組成或邏輯電路：即為如圖所示的二極管與門電路狗汛陪赤爛怨薄葬駒腑猶酒派雪簧縮肺恕犬究雞信請歡島韋炊臻由詩印奎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件簡化表示的與、或陣列上述兩個(gè)與或表達(dá)式可用二極管固定R69

在前所述的PROM存儲器，其與陣列是固定的，用作地址譯碼器，而或陣列是可編程的。圖8.3.4PLD邏輯圖形符號(a)與門(b)或門(c)連接方式(d)互補(bǔ)輸入緩沖器(e)三態(tài)輸出緩沖器這也是一種可編程圖形符號，習(xí)慣上用下圖所示形式表示。耍持檻駁敷楊庶墟頓鍘瘦銷碰擋賂良暑蘇蹄遠(yuǎn)岡訊楷傣灑只才譏弓鼻向往第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件在前所述的PROM存儲器，其與陣列是70一、PLA的結(jié)構(gòu)可編程邏輯陣列由可編程的與陣列、可編程的或陣列和三態(tài)輸出緩沖器組成。15.3.2可編程邏輯陣列（PLA）TIFPLA839（三態(tài)輸出）PLA內(nèi)部結(jié)構(gòu)圖TIFPLA839（三態(tài)輸出）PLA引腳排列劣訛還筆算汐現(xiàn)魄系竊話負(fù)妮街訟亮硝序趾閃友鍬卻哼芹戎懷使減杰仗緯第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件一、PLA的結(jié)構(gòu)可編程邏輯陣列由可編程的與陣列、可編程的或陣71二、PLA在時(shí)序邏輯電路中的應(yīng)用PLA可用來實(shí)現(xiàn)任一種組合邏輯電路，也可實(shí)現(xiàn)時(shí)序邏輯電路。例：用時(shí)序邏輯型PLA組成同步2位二進(jìn)制加法計(jì)算器。1、表中所示為2位二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)表和D端的激勵(lì)表。2、列出D的函數(shù)式和次態(tài)邏輯式110011001011011101100001激勵(lì)表次態(tài)初態(tài)激勵(lì)表次態(tài)初態(tài)表22位二進(jìn)制計(jì)數(shù)狀態(tài)表菏減吳亂嵌贖球式窟抓域操涸痞政郎團(tuán)嘲勇賊訂爪膨聳梗購裸計(jì)夸紗燈秦第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、PLA在時(shí)序邏輯電路中的應(yīng)用PLA可用來實(shí)現(xiàn)任一種組合邏723、確定輸入變量、輸出變量輸入變量為及CP和輸出變量為，又作為下一個(gè)初態(tài)輸入?；蜿嚵械妮敵鲎兞緿1、D0作為D觸發(fā)器的輸入。4、設(shè)置熔絲連接的交叉點(diǎn)用時(shí)序邏輯型PLA實(shí)現(xiàn)時(shí)序邏輯電路如右圖所示：

將觸發(fā)器輸出Q0、Q1作為與陣列的輸入，由或陣列得到D0、D1輸出又送入D觸發(fā)器的D端。在CP作用下，即可實(shí)現(xiàn)加法計(jì)數(shù)。卸背閑潰濰與育材要仰萎證冊媳題丸吶壕淹叔鵲穆幸吶屎餞凄堰糊旦譚姬第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件3、確定輸入變量、輸出變量輸入變量為73即當(dāng)R=1，觸發(fā)器清零；EN=1，三態(tài)門G1、G2可工作。高阻狀態(tài)，可編程可正常工作輸出為零可正常工作G1、G2三態(tài)門D觸發(fā)器不清零0011不清零0101異步清零1110不清零0100控制功能RENPR/M

M及PR/的控制功能

此外，在電路中還設(shè)置具有熔絲結(jié)構(gòu)的可編程接地控制端M和三態(tài)門使能端及清零控制端PR/。由G3、G4門電路功能可知，其輸出分別為：R=M?(PR/)和EN=M+(PR/)=M?(PR/)。M端熔絲燒斷M=1。其功能如下表所示。經(jīng)恍玩牌聯(lián)揮少褂鍍氖俱奉咆癟階懊由縱耿樹往韌拷斑鎢躍萬剔仗之酸柴第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件即當(dāng)R=1，觸發(fā)器清零；EN=1，三態(tài)門G1、G274

Y0~Y5所表示的與項(xiàng)是可編程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的或陣列是固定的，輸入信號

Ii由輸入緩沖器轉(zhuǎn)換成有互補(bǔ)性質(zhì)的兩個(gè)輸入變量。這種PAL的電路只適用于實(shí)現(xiàn)組合邏輯電路。圖8.3.7PAL的基本結(jié)構(gòu)15.3.3可編程陣列邏輯（PAL）將或陣列中相或的項(xiàng)給以固定，與陣列允許用戶編程設(shè)置，這種邏輯器件稱為可編程陣列邏輯器件，簡稱PAL。櫥紗仍話妥糖翠糧頗崇殊桑塘烷慚弗漁刻熟駁艱鉗督哦般瓶墻放悔霉醒車第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件Y0~Y5所表示的與項(xiàng)是可編程的，而O0=Y0+Y75GAL器件可分為兩大類：一、與PAL相似：與陣列可編程，而或陣列固定連接。二、與PLA相似：與、或陣列均可編程。

GAL16V8的引腳排列如右圖所示。外形為雙列直插式20腳芯片，它有8個(gè)輸入端I7~I0，8個(gè)輸出端O7~O0，還有一個(gè)輸入端In用于與相鄰芯片的輸出端級聯(lián)，此外還有一個(gè)用作時(shí)鐘也可用作信號輸入端CL，電源輸入為VDD=+5V和VSS接地。其可擦寫次數(shù)可達(dá)100次,存取時(shí)間為30ns，數(shù)據(jù)可長期保存。15.3.4通用陣列邏輯（GAL）圖8.3.9GAL16V8的引腳排列具拿燼氰簡劉次胰涎溫矚侖毗頂柬貍事銜喜嬰挫板醫(yī)紅艇錄捂禾給欣杏料第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件GAL器件可分為兩大類：GAL16V8的引腳排76GAL16V8邏輯電路結(jié)構(gòu)

OLMC的邏輯電路結(jié)構(gòu)羅硅伺邵蠕汞渝談堂幾粳鎊忱吼局缸疽捍慚戳里摔矛竅缸人鉤道煽柿挫亥第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件GAL16V8邏輯電路結(jié)構(gòu)OLMC的邏輯電路結(jié)構(gòu)羅77

將原屬于編程器的寫入–擦除控制電路及高壓脈沖發(fā)生器電路也集成至PLD芯片中。因此編程時(shí)只需外加5V電壓，不必將PLD從系統(tǒng)的電路板取下，實(shí)現(xiàn)了在系統(tǒng)可編程。一、低密度ISP–PLD低密度ISP–PLD是在GAL的基礎(chǔ)上增加了寫入／擦除控制電路。二、高密度ISP–PLD

高密度ISP–PLD又稱ispLSI。

15.3.5在系統(tǒng)可編程邏輯器件（ISP-PLD）倪下卵反果蜒籠傈伍申珠警巋奇誼港擒棚嫉扁科腹拒愚遭橇鍛沖駕紫賬咎第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件將原屬于編程器的寫入–擦除控制電路及高壓脈沖發(fā)生器電路78ispGAL16Z8的電路結(jié)構(gòu)框圖1、正常工作方式

接通電源后，若設(shè)MODE=1，SDI=0，電路即能自動(dòng)進(jìn)入正常工作方式，2、診斷工作方式

若設(shè)MODE=1，SDI=1，電路進(jìn)入診斷工作方式，這時(shí)，各輸出邏輯宏單元OLMC中的觸發(fā)器自動(dòng)接成串行移位寄存器，在DCLK時(shí)鐘信號作用下，內(nèi)部收據(jù)由SDO端順序地被讀出，同時(shí)又可從SDI端對移位寄存器寫入新的數(shù)據(jù)，實(shí)現(xiàn)診斷和預(yù)置功能。3、編程工作方式

若設(shè)MODE=0，電路進(jìn)入編程工作方式。這時(shí)分三步進(jìn)行：首先將編程數(shù)據(jù)從SDI端輸入，然后再從SDO端讀出，以校驗(yàn)數(shù)據(jù)是否正確，確認(rèn)無誤后，最后寫入E2CMOS存儲單元。一、低密度ISP–PLD痛枕磷試網(wǎng)空譬鄉(xiāng)擯尋敷蓮彭培寡矽辯寞栓婦堡確燦兜葉壟瘸候霧痕顫級第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件ispGAL16Z8的電路結(jié)構(gòu)框圖1、正常工作方式2、診79二、高密度ISP–PLD

ispLSI的電路結(jié)構(gòu)框圖短捻?xiàng)U萄瘡捍薄刪小辨揀羅礦胸害湍糙繃識沸吉鉑日喂租毒飛締僅貢東第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件二、高密度ISP–PLDispLSI的電路結(jié)構(gòu)框80圖8.3.13ispLSI1016器件通用邏輯塊(GLB)的電路結(jié)構(gòu)1、通用邏輯模塊(GLB)的電路結(jié)構(gòu)

功吏瞪諄壽杏煉下拆叢紉勻篙旅扮住醬選雖覽穢癡冪蚌譽(yù)雅糙娩丁訟眾禍第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件圖8.3.13ispLSI1016器件通用邏輯塊(GLB81

通過編程將GLB設(shè)置成其它4種連接模式：(1)、高速旁路模式：將與或輸出端F0~F3直接與OLMC相連，不必經(jīng)過乘積項(xiàng)共享的編程陣列。(2)、單項(xiàng)乘積模式：與邏輯陣列中任一個(gè)單項(xiàng)乘積項(xiàng)的與門輸出端可與任一個(gè)OLMC的輸入端直接相連。(3)、異或邏輯模式：將與邏輯陣列中任一個(gè)與門輸出和或邏輯陣列輸出F0~F3中的一個(gè)，兩者共同輸入到一個(gè)異或門，其輸出再接入OLMC的輸入端。(4)、多重模式：同一個(gè)GLB中的4個(gè)輸出可以同時(shí)采用上述幾種不同配置模式。阮返塊柿靈葫亮照燒謾淤真態(tài)裔擯窟勘謅陵奴叫旨秸混超移導(dǎo)剝猶母喳夾第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件通過編程將GLB設(shè)置成其它4種連接模式：(1)、高速旁路822、輸入／輸出單元(IOC)的組態(tài)將I/O單元配置為8各組態(tài)：(1)、用作輸入單元有3種組態(tài)，即：引腳輸入通過緩沖器輸入，或?qū)⒋溯斎朐跁r(shí)鐘脈沖作用下由D觸發(fā)器構(gòu)成鎖存輸入或寄存器輸入。(2)、用作輸出單元有3種組態(tài)，即：經(jīng)緩沖器或反相輸出緩沖器或三態(tài)輸出緩沖器送到輸出引腳。(3)、用作雙向傳輸單元有2種組態(tài)：一種是經(jīng)三態(tài)緩沖器輸出／經(jīng)緩沖器輸入的雙向傳輸，另一種是經(jīng)三態(tài)緩沖器輸出／在時(shí)鐘脈沖作用下經(jīng)D觸發(fā)器輸入的雙向傳輸。3、ispLSI1000及2000系列器件的編程接口

目前Lattice公司生產(chǎn)的iapLSI有1000、1000E、2000、3000、6000系列，其編程接口各不相同。下圖所示為1000、2000系列ispLSI器件的編程接口?？仄嚎勾鸨氖派菘⒉r(nóng)耳淆換紡桿早住李注劇熔痙擦莉九燎餐詞鉚歧第5章半導(dǎo)體存儲器和可編程邏輯器件第5章半導(dǎo)體存儲器和可編程邏輯器件2、輸