計算機組成原理-計算機的邏輯部件

第二章計算機中常用的邏輯部件1一、加法器

不考慮進位輸入時，兩數(shù)碼Xn、Yn相加稱為半加器；若考慮低位進位輸入Cn-1相加，則稱為全加器。全加和Fn和進位輸出Cn的表示式分別為：

Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1

Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-12簡單串行級聯(lián)的4位全加器3

將4個全加器相連可得4位加法器，但其加法時間長。因為位間進位是串行傳送的，本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數(shù)有關。只有改變進位逐位傳送的路徑，才能提高加法器工作速度。較好解決辦法之一是采用“超前進位產(chǎn)生電路”來同時形成各位進位，從而實行快速加法，稱這種加法器為超前進位加法器。4并行進位

分析進位邏輯表達式，可將Ci改寫為以下形式：Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

Ci＝AiBi＋AiCi－1＋BiCi－1＝AiBi＋（Ai＋Bi）Ci－1

令Gi＝AiBi

令Pi＝Ai＋Bi

則Ci＝Gi＋PiCi－1其中：

Gi=Xi·Yi

稱為進位產(chǎn)生函數(shù)

Pi=Xi+Yi

稱為進位傳遞函數(shù)

Gi的意義是：當Xi、Yi

均為“1”時定會產(chǎn)生向高位的進位。Pi的意義是：當Xi和Yi中有一個為“1”時，若同時低位有進位輸入，則本位也將向高位傳送進位。5四級進位信號的邏輯表達式C1=G1+P1C0C2=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0同理C3=G3+P3C2

=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C067并行進位的優(yōu)點是速度快，但線路較復雜。隨著位數(shù)的增加，進位形成邏輯的輸入變量增加，門的輸入端要增多，以致在實際構成時發(fā)生困難。因此，考慮到實際邏輯電路和工程實踐的現(xiàn)實性，一般將加法器分成若干組。隨著組內(nèi)進位邏輯與組間傳遞邏輯的不同選擇，形成了多種進位鏈結構。常見的兩種是組間串行和組間并行。8單重分組跳躍進位以16位加法器為例。這種加法器可分為四組，每組四位，組內(nèi)采用并行進位結構，組問則采用串行進位傳送結構，這種方法稱為單重分組跳躍進位。整個16位加法器將有四套結構相同的小組組內(nèi)進位鏈，結構的規(guī)整有利于調試和維修。9單重分組跳躍進位10多重分組跳躍進位當位數(shù)較多時，則組數(shù)較多，僅組間進位的串行傳遞也會帶來較大的延遲，因此可讓組間進位也采用并行進位鏈結構，這將能進一步提高運算速度。這種方法實際上是將整個加法器分級，每一級都采用并行進位，因此稱為多重分組跳躍進位法。11并行進位加法器構成

根據(jù)并行進位結構，可以很方便的構成并行進位加法器。并行進位結構FA4FA3FA2FA1A4B4C3A3B3C2A2B2C1A1B1C0F4F3F2F1C4P4~P1G4~G112與74181型ALU連用的超前進位產(chǎn)生電路1314CN+XCN+ZCN+Y15用兩個16位全先行進位部件（74182）和八個74181可級連組成的32位ALU電路。用四個16位全先行進位部件（74182）和十六個74181可級連組成的64位ALU電路。16

由于集成器件的集成度的提高，允許更多位的ALU集成在一個芯片內(nèi)。例如AMD公司的AM29332為32位ALU,