硅通孔技術(shù)資料

W/B&3D封裝工藝介紹

1封裝方式的進(jìn)展20世紀(jì)70年代主流封裝方式DiP20世紀(jì)80年代SMT工藝LCCC,PLCC,SOP,QFP20世紀(jì)90年代BGA封裝1996~1998COB1998~2000CSP2000~現(xiàn)在MCM,SIP,WLCSP,TSV….21世紀(jì)開(kāi)始封裝模式多元化技術(shù)革新化表層封裝已逐漸滿足不了科技日新月異的更新需求，而未來(lái)封裝的發(fā)展趨勢(shì)一定是3D封裝2單層BGA封裝33D封裝4WireBonding是什么？

WireBonding(壓焊，也稱為幫定，鍵合，絲焊)是指使用金屬絲（金線等），利用熱壓或超聲能源，完成微電子器件中固態(tài)電路內(nèi)部互連接線的連接，即芯片與電路或引線框架之間的連接。5WireBonding的方式：

WireBonding的方式有兩種：

BallBonding(球焊)和WedgeBonding(平焊/楔焊)BallBonding(球焊）

金線通過(guò)空心夾具的毛細(xì)管穿出，然后經(jīng)過(guò)電弧放電使伸出部分熔化，并在表面張力作用下成球形，然后通過(guò)夾具將球壓焊到芯片的電極上，壓下后作為第一個(gè)焊點(diǎn)，為球焊點(diǎn)，然后從第一個(gè)焊點(diǎn)抽出彎曲的金線再壓焊到相應(yīng)的位置上，形成第二個(gè)焊點(diǎn)，為平焊（楔形）焊點(diǎn)，然后又形成另一個(gè)新球用作于下一個(gè)的第一個(gè)球焊點(diǎn)。6WedgeBonding（平焊/楔焊）將兩個(gè)楔形焊點(diǎn)壓下形成連接，在這種工藝中沒(méi)有球形成。平焊比球焊的焊盤間距需求少（平焊最少75um球焊最少125um）BallBonding圖WedgeBonding圖兩種W/B形式大同小異78影響W/B的因子

魚(yú)骨圖的分析方式來(lái)說(shuō)：人機(jī)工環(huán)料人操作機(jī)劈刀瓷嘴焊頭工工藝設(shè)置壓力溫度壓焊速度等環(huán)溫濕度清潔工作臺(tái)料基板金線硬度&拉伸強(qiáng)度以及純度壓焊技術(shù)的應(yīng)用由于壓焊工藝具有高可靠性，高品質(zhì)，工藝成熟，操作簡(jiǎn)單，成本廉等優(yōu)點(diǎn)，目前廣泛應(yīng)用于微電子封裝領(lǐng)域，在世界半導(dǎo)體元器件行業(yè)中，90%采用壓焊技術(shù)，其中，采用球焊工藝的占93%，平焊工藝的占5%。主要表現(xiàn)在以下領(lǐng)域：陶瓷和塑料球柵陣列封裝的元器件，如PBGA陶瓷和塑料象限扁平封裝的元器件，如PQFP小芯片尺寸的封裝器件及多芯片模塊，如CSP，COB，MCM場(chǎng)效應(yīng)晶體管放大器，如JCA放大器微波及半導(dǎo)體器件，如低群延遲接收機(jī)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，如DRAM93D封裝的優(yōu)勢(shì)在尺寸和重量方面，3D設(shè)計(jì)替代單芯片封裝縮小了器件尺寸、減輕了重量。與傳統(tǒng)封裝相比，使用3D技術(shù)可縮短尺寸、減輕重量達(dá)40-50倍;在速度方面，3D技術(shù)節(jié)約的功率可使3D元件以每秒更快的轉(zhuǎn)換速度運(yùn)轉(zhuǎn)而不增加能耗，寄生性和方法;硅片后處理等等。3D封裝改善了芯片的許多性能，如尺寸、重量、速度、產(chǎn)量及耗能當(dāng)前，3D封裝的發(fā)展有質(zhì)量、電特性、機(jī)械性能、熱特性、封裝成本、生產(chǎn)時(shí)間等的限制，并且在許多情況下，這些因素是相互關(guān)聯(lián)的。手機(jī)和其他一些應(yīng)用需要更加創(chuàng)新的芯片級(jí)封裝（CSP）解決方案。現(xiàn)在系統(tǒng)設(shè)計(jì)師為了手機(jī)和其他很多緊湊型消費(fèi)品，不得不選擇用3D封裝來(lái)開(kāi)發(fā)z方向上的潛力。因此，業(yè)內(nèi)人士將TSV稱為軟鉛焊、壓焊(WireBonding)和倒裝芯片(FC)之后的第四代封裝技術(shù)。101112TSV與常規(guī)封裝技術(shù)有一個(gè)明顯的不同點(diǎn)，TSV的制作可以集成到制造工藝的不同階段。在晶圓制造CMOS或BEOL步驟之前完成硅通孔通常被稱作Via-first。此時(shí)，TSV的制作可以在Fab廠前端金屬互連之前進(jìn)行，實(shí)現(xiàn)core-to-core的連接。Via-first也可以在CMOS完成之后再進(jìn)行TSV的制作，然后完成器件制造和后端的封裝。3DTSV的關(guān)鍵技術(shù)包括：通孔的形成；堆疊形式（晶圓到晶圓、芯片到晶圓或芯片到芯片）；鍵合方式（直接Cu-Cu鍵合、粘接、直接熔合、焊接）；絕緣層、阻擋層和種子層的淀積；銅的填克（電鍍）、去除；再分布引線(RDL)電鍍；晶圓減??；測(cè)量和檢測(cè)

1)通過(guò)刻蝕或激光熔化在硅晶體中形成通孔2)通過(guò)PECVD淀積氧化層3)通過(guò)PVD、PECVD或MOCVD工藝淀積金屬粘附層／阻擋層／種子層4)通過(guò)電化學(xué)反應(yīng)往通孔中淀積銅金屬5)通過(guò)化學(xué)機(jī)械拋光或研磨和刻蝕工藝去除平坦表面上的銅金屬13TSV工藝目前的芯片大多使用總線(bus)通道傳輸數(shù)據(jù)，容易造成堵塞、影響效率。更加節(jié)能也是TSV的特色之一。據(jù)稱，TSV可將硅鍺芯片的功耗降低大約40％。另外，由于改用垂直方式堆疊成“3D”芯片，TSV還能大大節(jié)約主板空間。通孔的形成通孔的形成包括通孔制造、通孔絕緣以及阻擋層種子層和填鍍通孔制造TSV技術(shù)的核心就是在晶片上加工通孔。目前通孔加工技術(shù)主要包括干法蝕刻，濕法腐蝕，激光鉆孔以及光輔助電化學(xué)蝕刻四種通孔絕緣通孔絕緣則通過(guò)CVD（化學(xué)氣相沉淀）工藝沉淀獲得阻擋層種子層和填鍍銅通孔中，阻擋層和種子層都通過(guò)濺射來(lái)沉積。由于電鍍成本大大低于PVD/CVD，通孔填充一般采用電鍍銅的方法實(shí)現(xiàn)14激光鉆孔激光鉆孔技術(shù)是利用激光的局部超高溫度使材料汽化而形成通孔。激光鉆孔技術(shù)無(wú)需掩模材料，一次性穿透芯片表面絕緣層、金屬層和硅基體，形成TSV通孔；且激光鉆孔技術(shù)可形成側(cè)壁傾斜的通孔，利于側(cè)壁鈍化層或種子層薄膜淀積和電鍍填充。但激光鉆孔也有其缺點(diǎn)和不足，無(wú)法滿足未來(lái)更小孔徑、高深寬比TSV通孔制作：（1）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔內(nèi)壁粗糙度較大，難以淀積連續(xù)絕緣層/種子層；（2）通孔內(nèi)壁亞表面熱損傷較大（圖2），影響填充后孔的可靠性；（3）制作通孔尺寸精確度＜5μm15深反應(yīng)離子刻蝕深反應(yīng)離子刻蝕，采用“博世”深孔刻蝕工藝。在每個(gè)刻蝕/鈍化循環(huán)周期中，暴露的硅被SF6各向同性刻蝕，再通過(guò)C4F8在通孔內(nèi)壁淀積一層聚合物保護(hù)層，然后聚合物被分解去除，暴露的硅再被蝕刻，周而復(fù)始快速循環(huán)切換刻蝕和鈍化，直至通孔達(dá)到工藝要求而結(jié)束。在每個(gè)刻蝕周期中都會(huì)在通孔側(cè)壁上留下扇貝狀的起伏深反應(yīng)離子刻蝕技術(shù)必須借助厚膜光刻技術(shù)，在晶圓表面預(yù)先形成通孔圖形，利用晶圓材質(zhì)與掩模材料的不同刻蝕速率（刻蝕比＞50:1），形成垂直通孔，其具有以下特點(diǎn)：（1）通孔直徑≤10μm，深寬比大于10:1；（2）通孔側(cè)壁呈垂直或較小錐度，利于深孔金屬填充；（3）通孔側(cè)壁要足夠光滑，扇貝尺寸≤100nm，確保獲得連續(xù)的金屬膜層；（4）通孔側(cè)壁無(wú)熱損傷區(qū)，提高通孔可靠性。常用填充金屬銅膨脹系數(shù)遠(yuǎn)大于硅、砷化鎵等材料而易導(dǎo)致可靠性問(wèn)題。為提高可靠性，TSV通孔直徑越小越好，應(yīng)小于10μm，只有深反應(yīng)離子刻蝕滿足此需求，將成為硅通孔制作技術(shù)的必然選擇和主流技術(shù)16阻擋層及種子層金屬淀積通常TSV工藝采用電鍍銅工藝進(jìn)行通孔填充。Cu在SiO2介質(zhì)中擴(kuò)散速度很快，易使其介電性能嚴(yán)重退化；Cu對(duì)半導(dǎo)體的載流子具有很強(qiáng)的陷阱效應(yīng)，Cu擴(kuò)散到半導(dǎo)體本體材料中將嚴(yán)重影響半導(dǎo)體器件電性特征；Cu和SiO2的粘附強(qiáng)度較差，必須在二者中間淀積一層Ta、TaN/Ta、TiN、TiW、Cr、Ti等擴(kuò)散阻擋層，防止銅擴(kuò)散并提高種子層的粘附強(qiáng)度。通常TSV硅通孔深寬比大于7:1，甚至達(dá)到12:1~15:1。常規(guī)磁控濺射技術(shù)難以在高深寬比通孔側(cè)壁上淀積連續(xù)的金屬層，設(shè)備廠商開(kāi)發(fā)了高離子化金屬等離子磁控濺射技術(shù)。17常用淀積技術(shù)表18無(wú)論堆疊形式和連線方式如何改變，在封裝整體厚度不變甚至有所降低的趨勢(shì)下，堆疊中所用各層芯片的厚度就不可避免的需要被減薄。一般來(lái)說(shuō)，較為先進(jìn)的多層封裝使用的芯片厚度都在100um以下。長(zhǎng)遠(yuǎn)來(lái)說(shuō)，根據(jù)目前的路線圖，芯片厚度將達(dá)到25um左右的近乎極限厚度，堆疊的層數(shù)達(dá)到10層以上。即使不考慮多層堆疊的要求，單是芯片間的通孔互連技術(shù)就要求上層芯片的厚度在20～30um，這是現(xiàn)有等離子開(kāi)孔及金屬沉積技術(shù)所比較適用的厚度，同時(shí)也幾乎僅僅是整個(gè)器件層的厚度。因此，硅片的超薄化工藝(<50tLm)將在封裝技術(shù)中扮演越來(lái)越重要的角色，其應(yīng)用范圍也會(huì)越來(lái)越廣泛芯片減薄超薄晶圓減薄技術(shù)3D-TSV封裝技術(shù)需要將晶圓/芯片進(jìn)行多層疊層鍵合，同時(shí)還必須滿足總封裝厚度要求，必須對(duì)晶圓厚度減薄至30~100μm。傳統(tǒng)單一晶圓減薄技術(shù)（表4）無(wú)法滿足工藝要求，需要開(kāi)發(fā)超薄晶圓減薄技術(shù)當(dāng)晶圓減薄至30μm極限厚度時(shí)，要求表面和亞表面損傷盡可能小，一般采用機(jī)械磨削+CMP、機(jī)械磨削+濕式刻蝕、機(jī)械磨削+干法刻蝕、機(jī)械磨削+干式拋光等四種減薄工藝方案。19晶元化學(xué)減薄過(guò)程原理20芯片/晶圓疊層鍵合技術(shù)3D-