第2章80x86微處理器結(jié)構(gòu)

第二章8086微處理器

2.18086微處理器的結(jié)構(gòu)

2.1.1執(zhí)行部件和總線接口部件2.1.28086的編程結(jié)構(gòu)2.1.38086系統(tǒng)中的存儲(chǔ)器組織與地址形成

2.28086微處理器的的引腳功能2.1.1引腳功能說(shuō)明2.1.28086、8088引腳功能不同之處

2.38086微處理器的基本時(shí)序教學(xué)內(nèi)容及教學(xué)方法（2學(xué)時(shí)）

Intelx86微處理器內(nèi)部結(jié)構(gòu)；

BIU和EU的功能、組成及動(dòng)作協(xié)調(diào)；（先總后分的方式強(qiáng)調(diào)內(nèi)部結(jié)構(gòu)特點(diǎn)）

8086/8088的編程結(jié)構(gòu)；（從使用需要引出片內(nèi)寄存器）地址形成方式（使用Flash動(dòng)畫模擬其工作過(guò)程；舉例法講解地址轉(zhuǎn)換方法）教學(xué)目標(biāo)

了解8086/8088的內(nèi)部結(jié)構(gòu)和工作特點(diǎn)；重點(diǎn)掌握可編程寄存器結(jié)構(gòu)了解指令隊(duì)列在BIU和EU的動(dòng)作協(xié)調(diào)中所起的作用掌握物理地址的計(jì)算方法教學(xué)重點(diǎn)及難點(diǎn)

8086/8088的內(nèi)部可編程寄存器結(jié)構(gòu)；段地址、段內(nèi)地址、物理地址的概念及其關(guān)系學(xué)習(xí)引導(dǎo)從下列3方面學(xué)習(xí)理解：1)8086/8088μp的結(jié)構(gòu)特點(diǎn)（§2.1.1）獨(dú)立部件BIU、EU指令隊(duì)列緩沖器特色：流水線工作方式，提高μp的效率2)可編程結(jié)構(gòu)（§2.1.2）通用寄存器、段地址寄存器、其他寄存器（IP、FLAG）3)20位地址加法器的作用（§2.1.3）邏輯地址物理地址內(nèi)部通信寄存器

IP

ES

SSDSCS總線控制邏輯外部總線EU控制系統(tǒng)123456∑ALU標(biāo)志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令隊(duì)列執(zhí)行部件（EU)總線接口部件（BIU)16位20位16位8位2.1.1執(zhí)行部件和總線接口部件AXBXCXDX暫存寄存器

8086從功能上來(lái)說(shuō)分成兩大部分：總線接口單元BIU（BusInterfaceUnit)和執(zhí)行單元EU（ExecutionUnit).

BIU:與外部總線連接，為EU和內(nèi)存及外設(shè)接口之間提供信息通路

(1)BIU從內(nèi)存的指定部分取出指令，送至指令隊(duì)列排隊(duì)。

(2)從內(nèi)存的指定部分取出執(zhí)行指令時(shí)所需的操作數(shù)，送至EU部分。

總線接口部件由下列各部分組成：

（1）4個(gè)段地址寄存器；CS——16位的代碼段寄存器；DS——16位的數(shù)據(jù)段寄存器；ES——16位的擴(kuò)展段寄存器；SS——16位的堆棧段寄存器；（2）16位的指令指針寄存器IP；（3）20位的地址加法器；（4）6字節(jié)的指令隊(duì)列?地址加法器

將左移4位的段寄存器的內(nèi)容與偏移地址相加，形成20位的物理地址，以便對(duì)1兆空間的存儲(chǔ)器尋址。?指令隊(duì)列

指令隊(duì)列中包含若干個(gè)（8086—6個(gè)，8088—4個(gè)）8位寄存器，用于順序存放從存儲(chǔ)器中取出的指令，供執(zhí)行單元執(zhí)行。?總線控制邏輯

提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送8086是16位機(jī)，外部數(shù)據(jù)總線16位，8088是準(zhǔn)16機(jī)，外部數(shù)據(jù)總線8位具有“流水線”結(jié)構(gòu)特點(diǎn)：將CPU分為兩個(gè)單元，可以使取指令和執(zhí)行指令同時(shí)進(jìn)行，減少了CPU為取指令而等待的時(shí)間，從而提高了CPU的利用率，提高了系統(tǒng)的運(yùn)行速度。圖2-2取指令和執(zhí)行指令重疊進(jìn)行取指1執(zhí)行1取指2執(zhí)行2取指3執(zhí)行3取指4執(zhí)行4執(zhí)行5取指5μpt忙忙忙忙忙總線t順序執(zhí)行執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5EUt取指令1取指2取指3取指4取指5BIUt忙忙忙忙忙總線t重疊執(zhí)行BIU和EU并不是同步工作的，兩者的動(dòng)作管理遵循如下原則：

1）每當(dāng)8086的指令隊(duì)列中有2個(gè)空字節(jié)，BIU就會(huì)自動(dòng)把指令取到指令隊(duì)列中。而同時(shí)EU從指令隊(duì)列取出一條指令，并用幾個(gè)時(shí)鐘周期去分析、執(zhí)行指令。當(dāng)指令隊(duì)列已滿，而且EU對(duì)BIU又無(wú)總線訪問(wèn)請(qǐng)求時(shí)，BIU便進(jìn)入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，指令隊(duì)列中的原有內(nèi)容被自動(dòng)清出2）發(fā)生訪問(wèn)沖突時(shí)，EU優(yōu)先2)EU:負(fù)責(zé)從指令隊(duì)列取指令并執(zhí)行執(zhí)行部件由下列幾個(gè)部分組成：（1）4個(gè)通用寄存器，即AX、BX、CX、DX；（2）4個(gè)專用寄存器：即SP、BP、DI、SI（3）標(biāo)志寄存器FR；（4）算術(shù)邏輯單元ALU。?算術(shù)邏輯單元負(fù)責(zé)各種算術(shù)和邏輯運(yùn)算?EU控制系統(tǒng)是控制、定時(shí)與狀態(tài)邏輯電路。用于控制執(zhí)行單元中各部件按制定的要求協(xié)調(diào)工作。2.1.28086/8088的編程結(jié)構(gòu)8086/8088的內(nèi)部寄存器AHALBHBLCHCLDHDL

AXBXCXDX

SPBPSIDIIPFLAGCSDSSSES(A)累加器基地址寄存器計(jì)數(shù)器數(shù)據(jù)寄存器(SP)堆棧指針寄存器基地址寄存器源變址寄存器目的變址寄存器(PC)指令指針寄存器(PSW)狀態(tài)標(biāo)志寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器通用寄存器控制寄存器段寄存器8位寄存器16位寄存器通用寄存器的用法標(biāo)志寄存器

OF

DFIFTFSFZFAFPFCF

進(jìn)位標(biāo)志C（CarryFlag）——當(dāng)結(jié)果的最高位產(chǎn)生一個(gè)進(jìn)位或借位，則CF=1，否則CF=0。溢出標(biāo)志O（OverflowFlag）——在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了8位或16位帶符號(hào)數(shù)能表達(dá)的范圍，則OF=1，否則OF=0。8位（字節(jié)）運(yùn)算--128——+12716位（字）運(yùn)算--32768——+32767符號(hào)標(biāo)志S（SignFlag）——結(jié)果的最高位（D15或D7）為1，則SF=1，否則SF=0。零標(biāo)志Z（ZeroFlag）——若運(yùn)算的結(jié)果為0，則ZF=1，否則ZF=0。奇偶標(biāo)志P（ParityFlag）——若結(jié)果中‘1’的個(gè)數(shù)為偶數(shù)，則PF=1，否則，PF=0。輔助進(jìn)位標(biāo)志A(AuxiliaryFlag)——在字節(jié)操作時(shí)，由低半字節(jié)(第3位)向高半字節(jié)，字操作時(shí)低字節(jié)向高字節(jié)由進(jìn)位或借位，則AF=1，否則AF=0。方向標(biāo)志（DirectionFlag）——DF=1，串操作時(shí)地址自動(dòng)減量，DF=0，串操作時(shí)地址自動(dòng)增量。中斷允許標(biāo)志（Interrupt—enableFlag）——IF=1，則允許CPU接收外部的中斷請(qǐng)求，IF=0，則屏蔽外部中斷請(qǐng)求。追蹤標(biāo)志（TraceFlag）——TF=1，使處理進(jìn)入單步方式，以便于調(diào)試。狀態(tài)標(biāo)志控制標(biāo)志例：算術(shù)運(yùn)算對(duì)標(biāo)志寄存器的影響實(shí)例。（模擬計(jì)算機(jī)運(yùn)算過(guò)程）兩個(gè)數(shù)64h(100),64h相加。01100100+0110010011001000OF=1（運(yùn)算結(jié)果超過(guò)127）；CF=0；ZF=0；SF=1；PF=0；AF=0。

備注：注意區(qū)分機(jī)器數(shù)的實(shí)際意義64h＋64h＝C8h可以看成：1)如果表示的是無(wú)符號(hào)數(shù)即100＋100＝2008位二進(jìn)制無(wú)符號(hào)數(shù)的表示范圍：0～255運(yùn)算正確2)如果表示的是符號(hào)數(shù)（補(bǔ)碼）即100＋100＝－568位二進(jìn)制符號(hào)數(shù)的表示范圍：－128～127運(yùn)算錯(cuò)誤指令指針16位專用寄存器，它指向需要去除的指令字節(jié)當(dāng)BIU從內(nèi)存取出一個(gè)字節(jié)指令后，IP自動(dòng)加1程序員不能對(duì)IP進(jìn)行存取操作段地址寄存器

微機(jī)內(nèi)存存放3類信息：1)代碼（指令）－－指示微處理器執(zhí)行的操作2)數(shù)據(jù)－－程序處理的對(duì)象3)堆棧信息－－被保存的返回地址和中間結(jié)果2.1.38086系統(tǒng)中的存儲(chǔ)器組織及地址形成1.存儲(chǔ)器組織

8086μPAB20根，可訪問(wèn)內(nèi)存1M，按字節(jié)編址地址編碼：00000H~FFFFFH1）可訪問(wèn)數(shù)據(jù)類型：字節(jié)、字2）字存放規(guī)則：存放在相鄰單元中高字節(jié)存放在高地址單元低字節(jié)存放在低地址單元。例：4500H(10001H_10000H)示意圖

地址數(shù)據(jù)10000H00H10001H45H內(nèi)存為什么要分段？1)8086有20條地址線，它的直接尋址能力為220=1M.2)在8086內(nèi)部，ALU能進(jìn)行16位的運(yùn)算，有關(guān)地址寄存器是16位的，因而對(duì)地址的運(yùn)算也只能是16位。其尋址的范圍最多是216=64K。因此，在8086中怎樣形成這20位的地址呢？——分段！將內(nèi)存的1M字節(jié)以64K為范圍。

存儲(chǔ)段劃分原則：

1)段內(nèi)地址是連續(xù)的，段與段之間是相互獨(dú)立的；

2)每個(gè)段的起始地址稱段的基址，段基址必須是能被16整除的那些地址，即20位的段基址的低四位應(yīng)當(dāng)是0000；

3)由于段起始地址的低四位為0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四個(gè)：CS、DS、ES、SS。2.存儲(chǔ)器分段20220=FFFFFh+1FFFFFhFFFFEhFFFFDhFFFFCh00001h00000h0FFFFh16216=FFFFh+1FFFFhFFFEhFFFDh0001h0000h邏輯地址空間物理地址空間邏輯地址（LA）形式

段地址：有效地址（偏移地址）如：2000H：2500H地址轉(zhuǎn)換公式物理地址（PA）=段地址*16+偏移地址

段地址0000h

怎樣進(jìn)行分段設(shè)定四個(gè)段寄存器的內(nèi)容，就規(guī)定了CPU當(dāng)前可尋址的段，如右圖所示。例：內(nèi)存映像如圖所示。1)求各當(dāng)前段的地址范圍2)已知LA=2800H:3208H,求PA3)已知PA=AD000H,求對(duì)應(yīng)的LA（有幾個(gè)？）解：1)數(shù)據(jù)段：DS×16+0000H~DS×16+FFFFH

=28000H~37FFFH2)PA=段基址×16＋偏移地址＝2800H×16＋3208H=2B208H

3)堆棧段中因?yàn)槎位罚紸000H所以偏移地址＝PA－段基址×16＝AD000H-A000H×16=D000H則LA＝A000H:D000H

物理地址形成演示(含地址默認(rèn)搭配關(guān)系)說(shuō)明：①取指令時(shí)，8086會(huì)自動(dòng)選擇CS值作為段基值，再加上由IP提供的偏移量形成物理地址。②取或存數(shù)據(jù)時(shí)，8086會(huì)自動(dòng)選擇DS值作為段基值，再加上指令中提供的16位偏移量形成物理地址。但是，若編程時(shí)將數(shù)據(jù)的存儲(chǔ)單元的有效地址用BP來(lái)表示，則自動(dòng)選擇SS值作為段基值，再加上BP提供的16位偏移量形成物理地址。③堆棧操作時(shí)，8086會(huì)自動(dòng)選擇SS值作為段基值，再加上SP提供的16位偏移量形成物理地址。課堂練習(xí)1、若段起始地址為1010H，偏移地址為200H，則形成的物理地址為：？10100+200=10300H2、若物理地址為10300H，段內(nèi)偏移地址為200H，則段的起始地址為：？10300-200=10100H，去掉一個(gè)0，即為1010H3、若物理地址為10300H，段基地址為1010H，則段內(nèi)偏移地址為：？10300-10100=200H例：假設(shè)CS=0FE00,IP=0400H.此時(shí)指令的物理地址是________.例：8086CPU中，若DS=6100H，則當(dāng)前數(shù)據(jù)段的起始地址是_________，末地址是_________。例：若某數(shù)據(jù)區(qū)的開始地址為A7F0H：2B40H，則該數(shù)據(jù)區(qū)的首字單元和32個(gè)字的末字單元的物理地址分別為多少？(末字的低字節(jié)地址）解：首地址:(A7F0H×10H)+2B40H=AAA40H末地址:AAA40H+（32×2-1)=AAA7FH數(shù)據(jù)區(qū)最后一個(gè)字的地址為：首地址+（字?jǐn)?shù)×2-1）FE400H61000H70FFFH2.28086微處理器的引腳教學(xué)內(nèi)容（2學(xué)時(shí)）

Intelx86CPU引腳及其功能(采用分類講解的方法，突出各類總線的特點(diǎn)）

Intelx86CPU的工作模式與典型系統(tǒng)構(gòu)成（圖示法教學(xué)）教學(xué)目標(biāo)

要求學(xué)生掌握Intelx86CPU各引腳的名稱及其功能，特別是基本操作下的控制信號(hào)的情況能正確畫出在最小工作模式下的系統(tǒng)配置圖，并了解有關(guān)控制信號(hào)的硬件連接方法教學(xué)重點(diǎn)及難點(diǎn)

各引腳的名稱及其功能復(fù)用引腳技術(shù)控制引腳的組合控制功能2.2.1引腳功能8086微處理器采用DIP40封裝，40個(gè)引腳引腳按功能可分4部分：地址總線、數(shù)據(jù)總線、控制總線、電源及時(shí)鐘引腳的類型有：雙向、三態(tài)、輸入、輸出等雙功能引腳

分時(shí)復(fù)用引腳工作方式不同功能不同引腳

12345678910111213141516171819204039383736353433323130292827262524232221

GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT)HLDA(RQ/GT)WR(LOCK)M/IO(S2)DT/R(S1DEN(S0ALEINTATESTREADYRESET8086

8086/8088引腳信號(hào)引腳說(shuō)明地址總線和數(shù)據(jù)總線1)AD15~AD0：地址數(shù)據(jù)線，雙向、三態(tài)分時(shí)復(fù)用每個(gè)總線周期T1時(shí)刻為地址，其他時(shí)刻為數(shù)據(jù)2)A19~A16/S6~S3：地址狀態(tài)線，輸出、三態(tài)分時(shí)復(fù)用每個(gè)總線周期T1時(shí)刻為地址，其他時(shí)刻為狀態(tài)S6恒為低，S5反映標(biāo)志寄存器IF位的狀態(tài)

S4、S3表示CPU正在使用哪個(gè)段寄存器S4S3特性LLHHLHLHESSSCS（或不是存儲(chǔ)器操作）DS3)BHE/S7：數(shù)據(jù)總線高8位允許/狀態(tài)S7信號(hào)輸出、三態(tài)。分時(shí)復(fù)用做BHE時(shí)低電平有效，S7為備用狀態(tài)線，在DMA時(shí)為高阻控制總線控制總線是傳送控制信號(hào)的一組信號(hào)線。用來(lái)傳輸CPU到其它部件的控制命令，如：讀、寫、中斷響應(yīng)等有些是輸入由外部向CPU輸入控制命令如：復(fù)位、中斷請(qǐng)求8086/8088有兩種工作方式：最大工作方式，最小工作方式。有些控制信號(hào)在最大最小工作方式時(shí)功能不同

MN/MX引腳（33號(hào)）：最小/最大工作方式引腳

1)兩種工作方式的設(shè)置方法：

當(dāng)MN/MX引腳接高電平時(shí)，8086處于最小工作方式，接地時(shí)，8086處于最大工作方式；

2)兩種工作方式的區(qū)別：

a)單處理器/多處理器工作方式；

b)系統(tǒng)配置的區(qū)別以及控制信號(hào)由8086自己產(chǎn)生/由8288提供部分（8086向8288提供狀態(tài)信號(hào)（S0，S1，S2），8288根據(jù)狀態(tài)信號(hào)產(chǎn)生相應(yīng)的控制信號(hào)）；

c)芯片引腳功能的區(qū)別受MN/MX引腳影響的控制信號(hào)1)在最小工作方式下

M/IO、DT/R、DENM/IO：存儲(chǔ)器/IO控制信號(hào)，輸出、三態(tài)。用來(lái)區(qū)分CPU訪問(wèn)存儲(chǔ)器還是I/O

M/IO=1，訪問(wèn)存儲(chǔ)器M/IO=0，訪問(wèn)I/O端口DT/R：數(shù)據(jù)發(fā)送/接收信號(hào)，輸出、三態(tài)。

DT/R=1，CPU進(jìn)行寫操作DT/R=0，CPU進(jìn)行讀操作DEN：數(shù)據(jù)允許信號(hào)，輸出、三態(tài)、低有效受MN/MX引腳影響的控制信號(hào)2)在最小工作方式下ALEALE：地址鎖存允許信號(hào)（輸出）在總線周期的第一個(gè)時(shí)鐘周期內(nèi)有效，其下降沿用來(lái)把地址/數(shù)據(jù)總線以及地址狀態(tài)總線中的地址信息存入地址鎖存器中。3)在最小工作方式下

HOLD、HLDAHOLD：保持請(qǐng)求信號(hào)（輸入）當(dāng)外部邏輯把HOLD信號(hào)置高時(shí)，CPU完成當(dāng)前總線周期后進(jìn)入保持狀態(tài)，讓出總線控制權(quán)。HLDA：保持響應(yīng)信號(hào)（輸出）是CPU對(duì)HOLD信號(hào)的響應(yīng)信號(hào)，HLDA為高時(shí)CPU的三態(tài)信號(hào)全部為高阻狀態(tài)。受MN/MX引腳影響的控制信號(hào)4)

在最小工作方式下INTA

INTA：中斷響應(yīng)信號(hào)（輸出，三態(tài)）低有效5)在最小工作方式下WR

WR：寫控制信號(hào)，輸出，三態(tài)CPU對(duì)存儲(chǔ)器或I/O執(zhí)行寫操作時(shí)，WR信號(hào)有效。不受MN/MX信號(hào)影響的控制信號(hào)RD：讀控制信號(hào)（輸出、三態(tài)）READY：等待狀態(tài)信號(hào)

READY=0，CPU處于等待狀態(tài)，在總線周期中插入等待周期TWREADY=1，8086CPU繼續(xù)執(zhí)行INTR：可屏蔽中斷請(qǐng)求信號(hào)（輸入）高有效NMI：不可屏蔽中斷請(qǐng)求信號(hào)（輸入）高有效TEST：等待測(cè)試控制信號(hào)（輸入）。在WAIT指令執(zhí)行期間若TEST=1則CPU循環(huán)于等待狀態(tài)，當(dāng)TEST=0，CPU脫離等待狀態(tài)繼續(xù)執(zhí)行WAIT下面的指令。RESET：復(fù)位信號(hào)（輸入）高有效，復(fù)位條件:連續(xù)4個(gè)時(shí)鐘周期的高電平信號(hào)

復(fù)位結(jié)果:8086CPU停止正在運(yùn)行的操作;

標(biāo)志寄存器、段寄存器、通用寄存器指令指針復(fù)位(0000H)（代碼段寄存器初始狀態(tài)為FFFFH）小結(jié)控制引腳組合功能與總線分離有關(guān)的

ALE、DEN、DT/R與讀寫操作有關(guān)的

M/IO、RD、WR、BHE（8086）、READY與外中斷有關(guān)的

INTR、INTA、NMI與總線控制有關(guān)的

HOLD、HLDA其它信號(hào)CLK：時(shí)鐘信號(hào)（輸入），通常由8284產(chǎn)生。為CPU提供基本定時(shí)脈沖。VCC：電源（輸入）接+5V直流電壓。GND：電源地。2.2.28088引腳于8086引腳的區(qū)別1)8088地址/數(shù)據(jù)復(fù)用線為8條，A15~A8為單一地址線；2)8088無(wú)BHE/S7,該引腳為SS0;3)8088的存儲(chǔ)器/IO控制信號(hào)為IO/M.中央處理器8088地址鎖存器總線控制器8288時(shí)鐘信號(hào)發(fā)生器8284數(shù)據(jù)收發(fā)器數(shù)據(jù)總線地址總線控制總線以8088為核心的微機(jī)結(jié)構(gòu)常用的總線鎖存器芯片：74LS373、74LS273、Intel8282、8283常用的總線收發(fā)器芯片：74LS245、Intel8286、82872.2.38086/8088的最大最小工作方式RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V系統(tǒng)總線控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0

ALEBHEA19～A16AD15～AD

0

DT/RDEN8086CPUG74LS373OEDIRG74LS2458284A最小組態(tài)一、最小方式下的系統(tǒng)配置

由圖可知，在8086的最小模式中，硬件連接上有如下幾個(gè)特點(diǎn)：（1）MN/MX引腳接+5V，決定了8086工作在最小模式。（2）有一片8284，作為時(shí)鐘發(fā)生器。（3）有三片8282或74LS373，用來(lái)作為地址鎖存器。（4）當(dāng)系統(tǒng)中所連接的存儲(chǔ)器和外設(shè)比較多時(shí)，需要增加系統(tǒng)數(shù)據(jù)總線的驅(qū)動(dòng)能力，這時(shí)，可選用兩片8286或74LS245作為總線收發(fā)器。8284A時(shí)鐘信號(hào)發(fā)生器

1)時(shí)鐘信號(hào)發(fā)生器產(chǎn)生CLK信號(hào)

2)復(fù)位生成電路產(chǎn)生RESET信號(hào)

3)就緒控制電路產(chǎn)生READY信號(hào)8288總線控制器

建立控制時(shí)序、輸出讀/寫控制命令總線鎖存器

形成地址總線總線收發(fā)器

形成數(shù)據(jù)總線RQ/GT0RQ/GT1TESTNMI

S0