集成電路制造工藝課件

集成電路制造工藝一.熱氧化工藝氧化膜的生長(zhǎng)方法，硅片放在1000C左右的氧氣氣氛中生長(zhǎng)氧化層。選擇SiO2的原因理想的電絕緣材料：eg大于8eV化學(xué)性質(zhì)非常穩(wěn)定室溫下只與氫氟酸發(fā)生化學(xué)反映能很好的附著在大多數(shù)材料上可生長(zhǎng)或淀積在硅圓片上氧化膜的用途光刻掩蔽（擴(kuò)散掩蔽層，離子注入阻擋層）MOS管的絕緣柵材料電路隔離或絕緣介質(zhì)，多層金屬間介質(zhì)電容介質(zhì)材料器件表面保護(hù)或鈍化膜濕氧氧化：氧化速率高但結(jié)構(gòu)略粗糙，制備厚二氧化硅薄膜干氧氧化：結(jié)構(gòu)致密但氧化速率極低橫向擴(kuò)散當(dāng)原子擴(kuò)散進(jìn)入硅片，向各個(gè)方向運(yùn)動(dòng)，雜質(zhì)沿硅片表面方向遷移，會(huì)導(dǎo)致溝道長(zhǎng)度減小，影響器件的集成度和性能。特點(diǎn)：參雜的均勻性好溫度低小于600C精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得多無固溶度極限

真空環(huán)境下減少污染三.離子注入法將具有很高能量的雜質(zhì)離子通過物理手段射入半導(dǎo)體襯底中的參雜技術(shù)。參雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定參雜濃度由注入雜質(zhì)離子的劑量決定使硅片表面均勻參雜。離子源從源材料中產(chǎn)生帶正電荷的雜質(zhì)離子。質(zhì)量分析儀將雜質(zhì)離子分開形成需要的離子束流。電場(chǎng)加速獲得高的速度使離子有足夠的動(dòng)能注入到硅片的晶格結(jié)構(gòu)中。掃描離子注入的應(yīng)用一深埋層控制CMOS電路的閂鎖效應(yīng)，代替高成本的外延層（切斷流向襯底的電流）。倒摻雜阱改進(jìn)了晶體管抵抗閂鎖效應(yīng)和穿通的能力。在DRAM或EEPROM電路中進(jìn)行器件隔離。離子注入的應(yīng)用二穿通阻擋層防止短溝道被短路，造成不希望的漏電，導(dǎo)致器件失效。閾值電壓調(diào)整向硅層下注入雜質(zhì)，把溝道區(qū)雜質(zhì)調(diào)整到所需濃度，使器件獲得最佳性能。離子注入的應(yīng)用三絕緣層上硅（SOI）硅片制造中一種重要的縱向隔離方式。很好的器件隔離層。完全消除閂鎖效應(yīng)。多晶硅柵通過注入或擴(kuò)散參雜減小柵電阻。

*閂鎖效應(yīng)閂鎖效應(yīng)是CMOS工藝所特有的寄生效應(yīng)，嚴(yán)重會(huì)導(dǎo)致電路的失效，甚至燒毀芯片。閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成的n-p-n-p結(jié)構(gòu)產(chǎn)生的，當(dāng)其中一個(gè)三極管正偏時(shí)，就會(huì)構(gòu)成正反饋形成閂鎖。用于薄膜制備技術(shù)，形成絕緣薄膜、半導(dǎo)體薄膜、金屬薄膜等。四.淀積工藝將氣態(tài)物質(zhì)蒸汽引入反應(yīng)室，通過化學(xué)反應(yīng)在襯底上淀積層薄膜材料的過程。外延生長(zhǎng)法、熱CVD法、等離子CVD

化學(xué)氣相淀積（CVD）

物理氣相淀積（PVD）利用物理過程實(shí)現(xiàn)物質(zhì)轉(zhuǎn)移，原子或分子由源轉(zhuǎn)移到襯底表面，淀積成薄膜。蒸發(fā)：燈絲加熱蒸發(fā)和電子束蒸發(fā)。濺射：惰性氣體放電形成的離子被高壓強(qiáng)電場(chǎng)加速轟擊靶材料，使靶原子逸出并被濺射到晶片上。島束不斷成長(zhǎng)形成連續(xù)的膜，島束匯集合并形成固態(tài)的薄層并延伸鋪滿襯底表面。薄膜生長(zhǎng)晶核形成少量原子或分子反應(yīng)物結(jié)合起來，形成附著在硅片表面的分離的小膜層。島生長(zhǎng)晶核具體在一起形成了隨機(jī)方向的島。連續(xù)的膜1.清洗硅片表面的自然氧化層，殘余的有機(jī)雜質(zhì)和金屬雜質(zhì)以獲得完美的表面。2.氣體反應(yīng)產(chǎn)生的原子撞擊到硅片表面并移動(dòng)直至在適當(dāng)位置與硅片表面的原子鍵合。3.這種方式使外延層和襯底有相同的結(jié)晶方式。外延在單晶襯底上淀積一層薄的單晶層，新淀積的這層稱為外延層。優(yōu)化器件性能。減少CMOS器件的閂鎖效應(yīng)。五.光刻工藝光刻與刻蝕：將掩膜版上的圖形轉(zhuǎn)移到半導(dǎo)體晶片上。復(fù)制與掩膜版相反圖形分辨率差，適于加工線寬≥3um光刻膠又叫光致抗蝕劑，是由光敏化合物、增感劑和溶劑等按一定比例配制而成的膠狀液體。光刻膠受到特定波長(zhǎng)光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變。光刻膠可以作為刻蝕或離子注入的保護(hù)層。負(fù)膠復(fù)制與掩膜版相同圖形分辨率高VLSI工藝中一般都采用正膠正膠把實(shí)際電路放大５或１０倍，稱為５Ｘ或１０Ｘ掩膜。掩膜上的圖案僅對(duì)應(yīng)著基片上芯片陣列中的一個(gè)單元。上面的圖案可以通過步進(jìn)曝光機(jī)映射到整個(gè)基片上。七.掩膜版制備用石英玻璃做成均勻平坦的薄片，表面涂上一層600-800?厚的Cr層，使表面光潔度更高。整版按統(tǒng)一的放大率印制，稱為１Ｘ掩膜。在一次曝光中，對(duì)應(yīng)著一個(gè)芯片陣列的所有電路的圖形都被映射到基片的光刻膠上。單片版光刻工藝步驟一：氧化光刻工藝步驟二：涂膠硅片被固定在真空環(huán)境下，通過旋轉(zhuǎn)得到一層均勻的光刻膠涂層。光刻工藝步驟四：顯影光刻膠上的可溶解區(qū)域被化學(xué)顯影劑溶解，將可見的島或窗口圖形留在硅片表面，顯影后，硅片用去離子水沖洗甩干。光刻工藝步驟五：刻蝕光刻工藝步驟六：去膠、離子注入、擴(kuò)散八.拋光（CMD，化學(xué)機(jī)械平坦化）使硅片表面平坦化，通過將硅片表面突出部分減薄到下凹部分的高度來實(shí)現(xiàn)。表面材料與磨料發(fā)生化學(xué)反應(yīng)生成一層相對(duì)容易去除的表面層。反應(yīng)生成的硅片表面通過研磨劑和研磨壓力與拋光墊的相對(duì)運(yùn)動(dòng)被機(jī)械地磨去。1.未平坦2.平滑3.部分減薄4.局部平坦5.完全平坦金屬化芯片金屬化是應(yīng)用化學(xué)或物理處理方法在芯片上淀積導(dǎo)電金屬薄膜的過程。指導(dǎo)電材料，如鋁、多晶硅或銅制成的連線將電信號(hào)傳輸?shù)叫酒母鱾€(gè)部分。指芯片內(nèi)的器件與第一金屬層（Metal1）之間在硅表面的連接。穿過各種介質(zhì)層從某一金屬層到毗鄰的另一金屬層形成電通路的開口。絕緣材料，它分離了金屬之間的電連接。難熔金屬與硅發(fā)生反應(yīng)，熔合時(shí)形成硅化物。具有熱穩(wěn)定性，并且在硅\難熔金屬分界面具有低的電阻率。用于減少源漏和柵區(qū)硅接觸的電阻，提高芯片性能。

互連（interconnect）接觸（contact）通孔（Via）層間介質(zhì)（ILD）硅化物鈷\硅（CoSi2）鉬\硅（MoSi2）鉑\硅（PtSi）鉭\硅（TaSi2）鈦\硅（TiSi2）鎢\硅（WSi2）一旦所有制造與測(cè)試完成，芯片被從硅片上分離出電性能良好的器件，進(jìn)行封裝。為芯片提供一種保護(hù)以便它能粘貼到其他裝配板上。芯片測(cè)試裝配和封裝由于日益復(fù)雜的IC電路、材料和工藝的迅速引入，100%的正確率在先進(jìn)硅片制造中幾乎是不可能出現(xiàn)的。測(cè)試對(duì)于檢驗(yàn)芯片的功能性來說是一項(xiàng)非常重要的工作。測(cè)試必須能分辨好的芯片和有缺陷的芯片，合格的芯片將繼續(xù)下面的工藝，有缺陷的芯片通過修正或報(bào)廢。硅片測(cè)試硅片測(cè)試是為了檢驗(yàn)規(guī)格的一致性而在硅片級(jí)集成電路上進(jìn)行的電學(xué)參數(shù)測(cè)量。測(cè)試IC生產(chǎn)階段硅片/芯片級(jí)測(cè)試描述IC設(shè)計(jì)驗(yàn)證生產(chǎn)前硅片級(jí)描述、調(diào)試和檢驗(yàn)新的芯片設(shè)計(jì)，保證符合規(guī)格要求。在線參數(shù)測(cè)試硅片制造過程中硅片級(jí)為了監(jiān)控工藝，在制造過程的早期（前端）進(jìn)行的產(chǎn)品工藝檢驗(yàn)測(cè)試。硅片篩選測(cè)試（探針）硅片制造后硅片級(jí)產(chǎn)品功能測(cè)試，驗(yàn)證每個(gè)芯片是否符合產(chǎn)品規(guī)格?？煽啃苑庋b的IC封裝的芯片級(jí)集成電路加電并在高溫下測(cè)試，以發(fā)現(xiàn)早期失效（有時(shí)候，也在在線參數(shù)測(cè)試中進(jìn)行硅片級(jí)的可靠性測(cè)試）。最終測(cè)試封裝的IC封裝的芯片級(jí)使用產(chǎn)品規(guī)格進(jìn)行的產(chǎn)品功能測(cè)試。裝配和封裝通過自動(dòng)測(cè)試設(shè)備（ATE）進(jìn)行單個(gè)芯片的電學(xué)測(cè)試以確保集成電路質(zhì)量。1.保護(hù)芯片以免由環(huán)境和傳遞引起損壞。2.為芯片的信號(hào)輸入和輸出提供互連。3.芯片的物理支撐。4.散熱。塑料封裝（環(huán)氧樹脂聚合物）陶瓷封裝背面減薄硅片在裝配開始前必須被減薄。較薄的硅片更容易劃成小芯片并改善散熱，最終集成電路管殼的外形尺寸和重量也會(huì)減小。分片使用金剛石刀刃的劃片鋸把每個(gè)芯片從硅片上切下來。裝架分片后，硅片被轉(zhuǎn)移到裝架上，每個(gè)好的芯片被粘貼到底座或者引線框架上。引線縫合將芯片表面的焊壓點(diǎn)和引線框架上或基座上的電極內(nèi)端進(jìn)行電連接。封裝將已完成引線縫合的芯片和模塊化工藝的引線框架完全包封。最終測(cè)試重要功能封裝類型第一個(gè)MOS場(chǎng)效應(yīng)晶體管用于數(shù)字邏輯電路電子開關(guān)和NMOS構(gòu)成互補(bǔ)性邏輯器件PMOS器件截面（示意）圖頂層圖符號(hào)圖（三端）缺省bn符號(hào)圖（四端）速度比PMOS快用于數(shù)字邏輯電路電子開關(guān)

和PMOS構(gòu)成互補(bǔ)性邏輯器件NMOS器件截面（示意）圖符號(hào)圖（三端）缺省bn符號(hào)圖（四端）截面（示意）圖頂層圖高集成度低功耗抗干擾能力強(qiáng)

低成本CMOS器件結(jié)構(gòu)驅(qū)動(dòng)能力強(qiáng)穩(wěn)定性好集成度低

兩種載流子都參加導(dǎo)電橫向\縱向三極管縱向NPN三極管(VNPN)縱向PNP三極管(VPNP)橫向NPN三極管(LNPN)橫向PNP三極管(LPNP)CMOS和Bipolar工藝的結(jié)合邏輯電路使用CMOS工藝輸入\輸出使用Bipolar工藝速度快