實(shí)驗(yàn)一-邏輯門(mén)功能測(cè)試及其應(yīng)用研究

實(shí)驗(yàn)一邏輯門(mén)功能測(cè)試及其應(yīng)用研究實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)原理設(shè)計(jì)舉例實(shí)驗(yàn)內(nèi)容儀器與器材一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)掌握TTL集成與非門(mén)的邏輯功能及主要參數(shù)測(cè)試方法；2、學(xué)習(xí)掌握三態(tài)門(mén)邏輯功能，了解“總線”結(jié)構(gòu)的工作原理。返回二、實(shí)驗(yàn)原理1、TTL集成邏輯門(mén)電路主要技術(shù)參數(shù)測(cè)試采用TTL門(mén)電路中的六反相器74LS04

傳輸特性輸入和輸出的高、低電壓

此處討論：

（1）傳輸特性示波器掃描在輸入端輸入不同直流電壓，用直流電壓表逐點(diǎn)測(cè)量輸出電壓值（2）輸入和輸出的高、低電壓規(guī)定在正邏輯體制中，用邏輯1與0分別表示高、低電平高、低電壓是高、低電平以V為單位的量化表示74LS00輸入和輸出的高、低電壓可由電壓傳輸特性得出2、三態(tài)門(mén)TSL（Three-stateLogic）

（1）問(wèn)題的提出TTL與非門(mén)的推拉式輸出電路結(jié)構(gòu)局限性：輸出端不能并聯(lián)使用：損壞器件；輸出電平邏輯混亂。電源一經(jīng)確定，輸出高電平固定。不能驅(qū)動(dòng)較大電流、較高電壓的負(fù)載。三態(tài)與非門(mén)

（2）問(wèn)題的解決—三態(tài)門(mén)（a）使能控制端高電平有效

（b）使能控制端低電平有效

三態(tài)與非門(mén)的功能使能端高電平有效EN=1時(shí)，正常工作狀態(tài)EN=0時(shí)，禁止工作狀態(tài)

Y輸出呈高阻態(tài)時(shí)，正常工作狀態(tài)時(shí)，禁止工作狀態(tài)

Y輸出呈高阻狀態(tài)

使能端低電平有效(3)三態(tài)門(mén)的應(yīng)用總線結(jié)構(gòu)的分時(shí)復(fù)用任何時(shí)候，要求只有一個(gè)控制門(mén)的EN為有效電平數(shù)據(jù)的雙向傳輸返回三、實(shí)驗(yàn)器材1.數(shù)電實(shí)驗(yàn)箱3.函數(shù)發(fā)生器

返回3.萬(wàn)用表3.雙蹤示波器4.實(shí)驗(yàn)芯片74LS04引腳圖1、TTL與非門(mén)邏輯功能的測(cè)試

TTL與非門(mén)電壓傳輸特性的測(cè)試。要求：自己設(shè)計(jì)電路，測(cè)試TTL的電壓傳輸特性，畫(huà)出電壓傳輸特性的曲線。四、實(shí)驗(yàn)內(nèi)容測(cè)量數(shù)據(jù)Vi/V00.20.50.80.911.21.522.5345Vo/V

2、用三態(tài)門(mén)實(shí)現(xiàn)三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)。框圖如圖2-1-8所示，功能如表2-1-3所示。

控制輸入C1C2C3輸出Y100010001D1D2D3·Y數(shù)據(jù)輸入控制輸入D1D2D3C1C3C2待設(shè)計(jì)電路圖2-1-8表2-1-3要求：靜態(tài)驗(yàn)證控制輸入和數(shù)據(jù)輸入端加高、低電平，用電壓表測(cè)量輸出高電平、低電平的電壓值。動(dòng)態(tài)驗(yàn)證控制輸入加高、低電平，數(shù)據(jù)輸入加連續(xù)矩形脈沖，用示波器對(duì)應(yīng)地觀察數(shù)據(jù)輸入波形和輸出波形。動(dòng)態(tài)驗(yàn)證時(shí)，分別用示波器中的AC耦合與DC耦合，測(cè)定輸出波形的幅值Vp-p及高、低電平值。實(shí)驗(yàn)中注意任一時(shí)刻只能有一個(gè)三態(tài)門(mén)處于使能狀態(tài)。返回五、儀器與器材（1）雙蹤示波器YB4320型1臺(tái)（2）函數(shù)發(fā)生器YB1638型1臺(tái)（3）電路與數(shù)字實(shí)驗(yàn)箱YB3262型1臺(tái)（4）直流穩(wěn)壓電源DF1701S型1臺(tái)（5）萬(wàn)用表MF78型1臺(tái)（5）主要器材74LS001片

74LS041片

74LS2442片