第8章存儲器和可編程邏輯器件

數(shù)字電子技術(shù)第八章存儲器和可編程邏輯器件8.1隨機存取存儲器(RAM)

隨機存取存儲器也稱隨機存儲器或隨機讀/寫存儲器，簡稱RAM。RAM工作時可以隨時從任何一個指定的地址寫入(存入)或讀出(取出)信息。根據(jù)存儲單元的工作原理不同，RAM分為靜態(tài)RAM和動態(tài)RAM。

RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。RAM中的每個寄存器稱為一個字，寄存器中的每一位稱為一個存儲單元。寄存器的個數(shù)（字?jǐn)?shù)N）與寄存器中存儲單元個數(shù)（位數(shù)M）的乘積，N×M叫做RAM的容量。例如一個容量為1024×1位的RAM，就是一個有1024(210)個字1位寄存器的(1K=1024)RAM。多字多位結(jié)構(gòu)中，每個寄存器都有多位，例如一個容量為256(28)×4位的RAM，就是一個有256個4位寄存器的RAM。由大量寄存器構(gòu)成的矩陣用以決定訪問哪個字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道容量為256×4RAM的存儲矩陣存儲單元1024個存儲單元排成32行×32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個字列Y1＝1，X2＝1，位于X2和Y1交叉處的字單元可以進(jìn)行讀出或?qū)懭氩僮?，而其余任何字單元都不會被選中。地址的選擇通過地址譯碼器來實現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。256×4RAM存儲矩陣中，256個字需要8位地址碼A7～A0。其中高3位A7～A5用于列譯碼輸入，低5位A4～A0用于行譯碼輸入。A7～A0=00100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。00010001N(字?jǐn)?shù))×M（位數(shù)）=存儲器的容量。若地址線為K,則存儲器的容量=2K×MSRAM的基本結(jié)構(gòu)

1)基本結(jié)構(gòu)

SRAM主要由存儲矩陣、地址譯碼器和讀/寫控制電路三部分組成。

1.靜態(tài)隨機存儲器(SRAM)

存儲矩陣由許多存儲單元排列組成，每個存儲單元能存放一位二值信息(0或1)，在譯碼器和讀/寫電路的控制下，進(jìn)行讀/寫操作。地址譯碼器一般都分成行地址譯碼器和列地址譯碼器兩部分，行地址譯碼器將輸入地址代碼的若干位A0~Ai譯成某一條字線有效，從存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址代碼的其余若干位(Ai+1~An-1)譯成某一根輸出線有效，從字線選中的一行存儲單元中再選一位(或n位)，使這些被選中的單元與讀/寫電路和I/O(輸入/輸出端)接通，以便對這些單元進(jìn)行讀/寫操作。

讀/寫控制電路用于對電路的工作狀態(tài)進(jìn)行控制。CS稱為片選信號，當(dāng)CS=0時，RAM工作，CS=1時，所有I/O端均為高阻狀態(tài)，不能對RAM進(jìn)行讀/寫操作。稱為讀/寫控制信號。R/W=1時，執(zhí)行讀操作，將存儲單元中的信息送到I/O端上；當(dāng)R/W=0時，執(zhí)行寫操作，加到I/O端上的數(shù)據(jù)被寫入存儲單元中。SRAM存儲單元(a)六管NMOS存儲單元；(b)六管CMOS存儲單元V1、V2構(gòu)成的反相器與V3、V4構(gòu)成的反相器交叉耦合組成一個RS觸發(fā)器，可存儲一位二進(jìn)制信息。Q和Q是RS觸發(fā)器的互補輸出。V5、V6是行選通管，受行選線X(相當(dāng)于字線)控制，行選線X為高電平時Q和Q的存儲信息分別送至位線D和位線D。V7、V8是列選通管，受列選線Y控制，列選線Y為高電平時，位線D和D上的信息被分別送至輸入輸出線I/O和I/O，從而使位線上的信息同外部數(shù)據(jù)線相通。

2)SRAM的靜態(tài)存儲單元

讀出操作時，行選線X和列選線Y同時為“1”，則存儲信息Q和Q被讀到I/O線和I/O線上。寫入信息時，X、Y線也必須都為“1”，同時要將寫入的信息加在I/O線上，經(jīng)反相后I/O線上有其相反的信息，信息經(jīng)V7、V8

和V5、V6加到觸發(fā)器的Q端和Q端，也就是加在了V3和V1的柵極，從而使觸發(fā)器觸發(fā)，即信息被寫入。由于CMOS電路具有微功耗的特點，目前大容量的靜態(tài)RAM中幾乎都采用CMOS存儲單元，其電路如圖

(b)所示。CMOS存儲單元結(jié)構(gòu)形式和工作原理與圖(a)相似，不同的是圖(b)中，兩個負(fù)載管V2、V4改用了P溝道增強型MOS管，圖中用柵極上的小圓圈表示V2、V4為P溝道MOS管，柵極上沒有小圓圈的為N溝道MOS管。

2.動態(tài)隨機存儲器(DRAM)

動態(tài)RAM的存儲矩陣由動態(tài)MOS存儲單元組成。動態(tài)MOS存儲單元利用MOS管的柵極電容來存儲信息，但由于柵極電容的容量很小，而漏電流又不可能絕對等于0，所以電荷保存的時間有限。為了避免存儲信息的丟失，必須定時地給電容補充漏掉的電荷。通常把這種操作稱為“刷新”或“再生”，因此DRAM內(nèi)部要有刷新控制電路，其操作也比靜態(tài)RAM復(fù)雜。盡管如此，由于DRAM存儲單元的結(jié)構(gòu)能做得非常簡單，所用元件少，功耗低，所以目前已成為大容量RAM的主流產(chǎn)品。

動態(tài)MOS存儲單元有四管電路、三管電路和單管電路等。四管和三管電路比單管電路復(fù)雜，但外圍電路簡單，一般容量在4K以下的RAM多采用四管或三管電路。圖(a)為四管動態(tài)MOS存儲單元電路。圖中，V1和V2為兩個N溝道增強型MOS管，它們的柵極和漏極交叉相連，信息以電荷的形式儲存在電容C1和C2上，V5、V6

是同一列中各單元公用的預(yù)充管，φ是脈沖寬度為1μs而周期一般不大于2ms的預(yù)充電脈沖，CO1、CO2是位線上的分布電容，其容量比C1、C2大得多。

動態(tài)MOS存儲單元(a)四管動態(tài)MOS存儲單元；(b)單管動態(tài)MOS存儲單元

若C1被充電到高電位，C2上沒有電荷，則V1導(dǎo)通，V2截止，此時Q=0，Q=1這一狀態(tài)稱為存儲單元的0狀態(tài)；反之，若C2充電到高電位，C1上沒有電荷，則V2導(dǎo)通，V1截止，Q=1,Q=0，此時稱為存儲單元的1狀態(tài)。當(dāng)字選線X為低電位時，門控管V3、V4均截止。在C1和C2上電荷泄漏掉之前，存儲單元的狀態(tài)維持不變，因此存儲的信息被記憶。實際上，由于V3、V4存在著泄漏電流，電容C1、C2

上存儲的電荷將慢慢釋放，因此每隔一定時間要對電容進(jìn)行一次充電，即進(jìn)行刷新。兩次刷新之間的時間間隔一般不大于20ms。

在讀出信息之前，首先加預(yù)充電脈沖φ，預(yù)充管V5、V6導(dǎo)通，電源UDD向位線上的分布電容CO1、CO2充電，使D和D兩條位線都充到UDD。預(yù)充脈沖消失后，V5、V6截止，CO1、CO2上的信息保持。要讀出信息時，該單元被選中(X、Y均為高電平)，V3、V4導(dǎo)通，若原來存儲單元處于0狀態(tài)(Q=0，Q=1)，即C1上有電荷，V1導(dǎo)通，C2上無電荷，V2截止，這樣CO1經(jīng)V3、V1放電到0，使位線D為低電平，而CO2因V2截止無放電回路，所以經(jīng)V4對C1充電，補充了C1漏掉的電荷，結(jié)果讀出數(shù)據(jù)仍為D=1,D=0；反之，若原存儲信息為1(Q=1,Q=0)，C2上有電荷，則預(yù)充電后CO2經(jīng)V4、V2放電到0，而CO1經(jīng)V3對C2補充充電，讀出數(shù)據(jù)為D=0，D=1，可見位線D、D上讀出的電位分別和C2、C1上的電位相同。同時每進(jìn)行一次讀操作，實際上也進(jìn)行了一次補充充電即刷新。

寫入信息時，首先該單元被選中，V3、V4導(dǎo)通，Q和Q分別與兩條位線連通。若需要寫0，則在位線D上加高電位，D上加低電位。這樣D上的高電位經(jīng)V4向C1充電，使Q=1，而C2經(jīng)V3向D放電，使Q=0，于是該單元寫入了0狀態(tài)。圖9-14(b)是單管動態(tài)MOS存儲單元，它只有一個NMOS管和存儲電容器CS,CO是位線上的分布電容(CO>>CS)。顯然，采用單管存儲單元的DRAM，其容量可以做得更大。寫入信息時，字線為高電平，V導(dǎo)通，位線上的數(shù)據(jù)經(jīng)過V存入CS。

讀出信息時也使字線為高電平，V管導(dǎo)通，這時CS經(jīng)V向CO充電，使位線獲得讀出的信息。設(shè)位線上原來的電位UO=0，CS原來存有正電荷，電壓US為高電平，因讀出前后電荷總量相等，因此有USCS=UO(CS+CO)，因CO>>CS，所以UO<<US。例如讀出前US=5V,CS/CO=1/50，則位線上讀出的電壓將僅有0.1V，而且讀出后CS上的電壓也只剩下0.1V，這是一種破壞性讀出。因此每次讀出后，要對該單元補充電荷進(jìn)行刷新，同時還需要高靈敏度讀出放大器對讀出信號加以放大。8.1.3存儲器容量的擴展

1.位數(shù)的擴展

存儲器芯片的字長多數(shù)為一位、四位、八位等。當(dāng)實際的存儲系統(tǒng)的字長超過存儲器芯片的字長時，需要進(jìn)行位擴展。位擴展可以利用芯片的并聯(lián)方式實現(xiàn)，圖例是用八片

1024×1位的RAM擴展為1024×8位RAM的存儲系統(tǒng)框圖。圖中八片RAM的所有地址線、R/W、CS分別對應(yīng)并接在一起，而每一片的I/O端作為整個RAM的I/O端的一位。

ROM芯片上沒有讀/寫控制端R/W，位擴展時其余引出端的連接方法與RAM相同。

RAM的位擴展連接法

2.字?jǐn)?shù)的擴展

字?jǐn)?shù)的擴展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實現(xiàn)。圖例是用字?jǐn)U展方式將四片256×8位的RAM擴展為1024×8位RAM的系統(tǒng)框圖。圖中，譯碼器的輸入是系統(tǒng)的高位地址A9、A8，其輸出是各片RAM的片選信號。若A9A8=01，則RAM(2)片的CS=0，其余各片RAM的CS均為1，故選中第二片。只有該片的信息可以讀出，送到位線上，讀出的內(nèi)容則由低位地址A7~A0決定。顯然，四片RAM輪流工作，任何時候，只有一片RAM處于工作狀態(tài)，整個系統(tǒng)字?jǐn)?shù)擴大了四倍，而字長仍為八位。

ROM的字?jǐn)U展方法與上述方法相同。256(28)1024(210)

RAM的字?jǐn)U展字?jǐn)U展輸入／輸出（I/O）線并聯(lián)要增加的地址線A10～A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端212×4=23×1024×4=8K×4集成2kB×8位RAM6116寫入控制端片選端輸出使能端8.2只讀存儲器(ROM)

1.ROM的結(jié)構(gòu)

ROM主要由地址譯碼器、存儲矩陣和輸出緩沖器三部分組成，其基本結(jié)構(gòu)如圖9–1

所示。圖9-1ROM的基本結(jié)構(gòu)存儲矩陣是存放信息的主體，它由許多存儲單元排列組成。每個存儲單元存放一位二值代碼(0或1)，若干個存儲單元組成一個“字”(也稱一個信息單元)。地址譯碼器有n條地址輸入線A0~An-1，2n條譯碼輸出線W0~W2n-1，每一條譯碼輸出線Wi稱為“字線”，它與存儲矩陣中的一個“字”相對應(yīng)。因此，每當(dāng)給定一組輸入地址時，譯碼器只有一條輸出字線Wi被選中，該字線可以在存儲矩陣中找到一個相應(yīng)的“字”，并將字中的m位信息Dm-1~D0送至輸出緩沖器。讀出Dm-1~D0的每條數(shù)據(jù)輸出線Di也稱為“位線”，每個字中信息的位數(shù)稱為“字長”。

ROM的存儲單元可以用二極管構(gòu)成，也可以用雙極型三極管或MOS管構(gòu)成。存儲器的容量用存儲單元的數(shù)目來表示，寫成“字?jǐn)?shù)乘位數(shù)”的形式。對于圖9-1的存儲矩陣有2n個字，每個字的字長為m，因此整個存儲器的存儲容量為2n×m位。存儲容量也習(xí)慣用K(1K=1024)為單位來表示，例如1K×4、2K×８和64K×1的存儲器，其容量分別是1024×4位、2048×8位和65536×1位。輸出緩沖器是ROM的數(shù)據(jù)讀出電路，通常用三態(tài)門構(gòu)成，它不僅可以實現(xiàn)對輸出數(shù)據(jù)的三態(tài)控制，以便與系統(tǒng)總線聯(lián)接，還可以提高存儲器的帶負(fù)載能力。圖9-2二極管ROM結(jié)構(gòu)圖圖9-2是具有兩位地址輸入和四位數(shù)據(jù)輸出的ROM結(jié)構(gòu)圖，其存儲單元用二極管構(gòu)成。圖中，W0~W3四條字線分別選擇存儲矩陣中的四個字，每個字存放四位信息。制作芯片時，若在某個字中的某一位存入“1”，則在該字的字線Wi與位線Di之間接入二極管，反之，就不接二極管。讀出數(shù)據(jù)時，首先輸入地址碼，并對輸出緩沖器實現(xiàn)三態(tài)控制，則在數(shù)據(jù)輸出端D3~D0可以獲得該地址對應(yīng)字中所存儲的數(shù)據(jù)。例如，當(dāng)A1A0=00時，W0=1，W1=W2=W3=0，即此時W0被選中，讀出W0對應(yīng)字中的數(shù)據(jù)D3D2D1D0=1001。同理，當(dāng)A1A0分別為01、10、11時，依次讀出各對應(yīng)字中的數(shù)據(jù)分別為0111、1110、0101。因此，該ROM全部地址內(nèi)所存儲的數(shù)據(jù)可用表9-1表示。表9-1圖9-2ROM的數(shù)據(jù)表地址數(shù)據(jù)A1A0D3D2D1D0000110111001011111100101

2.ROM在組合邏輯設(shè)計中的應(yīng)用從存儲器的角度看，只要將邏輯函數(shù)的真值表事先存入ROM，便可用ROM實現(xiàn)該函數(shù)。例如，在表9-1的ROM數(shù)據(jù)表中，如果將輸入地址A1、A0看成兩個輸入邏輯變量，而將數(shù)據(jù)輸出D3、D2、D1、D0看成一組輸出邏輯變量，則D3、D2、D1、D0就是A1、A0的一組邏輯函數(shù)，表9-1就是這一組多輸出組合邏輯函數(shù)的真值表，因此該ROM可以實現(xiàn)表9-1

中的四個函數(shù)(D3、D2、D1、D0)，其表達(dá)式為(9-1)從組合邏輯結(jié)構(gòu)來看，ROM中的地址譯碼器形成了輸入變量的所有最小項，即每一條字線對應(yīng)輸入地址變量的一個最小項。在圖9-2中，因此式(9-1)又可以寫為：圖9-3ROM的陣列框圖圖9-4圖9-2ROM的陣列圖用ROM實現(xiàn)邏輯函數(shù)一般按以下步驟進(jìn)行：①根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)目，確定ROM的容量，選擇合適的ROM。②寫出邏輯函數(shù)的最小項表達(dá)式，畫出ROM的陣列圖。③根據(jù)陣列圖對ROM進(jìn)行編程。

【例9-1】用ROM設(shè)計一個四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的代碼轉(zhuǎn)換電路。解：①輸入是四位自然二進(jìn)制碼B3~B0，輸出是四位格雷碼G3~G0，故選24×4的ROM。②四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的真值表，即ROM的編程數(shù)據(jù)表如表9-2所示。由此可寫出輸出函數(shù)的最小項之和式為表9-2二進(jìn)制碼轉(zhuǎn)換為格雷碼的真值表③用ROM實現(xiàn)碼組轉(zhuǎn)換的陣列圖及邏輯符號圖分別如圖9-5(a)、(b)所示。圖9-5例9-1陣列圖和邏輯符號圖(a)二進(jìn)制碼轉(zhuǎn)為格雷碼的陣列圖；(b)邏輯符號圖

3.ROM的編程及分類

ROM的編程是指將信息存入ROM的過程。根據(jù)編程和擦除的方法不同，ROM可分為掩模ROM、可編程ROM(PROM)和可擦除的可編程ROM(EPROM)三種類型。

1)掩模ROM

掩模ROM中存放的信息是由生產(chǎn)廠家采用掩模工藝專門為用戶制作的，這種ROM出廠時其內(nèi)部存儲的信息就已經(jīng)“固化”在里邊了，所以也稱固定ROM。它在使用時只能讀出，不能寫入，因此通常只用來存放固定數(shù)據(jù)、固定程序和函數(shù)表等。

2)可編程ROM(PROM)PROM在出廠時，存儲的內(nèi)容為全0(或全1)，用戶根據(jù)需要，可將某些單元改寫為1(或0)。這種ROM采用熔絲或PN結(jié)擊穿的方法編程，由于熔絲燒斷或PN結(jié)擊穿后不能再恢復(fù)，因此PROM只能改寫一次。熔絲型PROM的存儲矩陣中，每個存儲單元都接有一個存儲管，但每個存儲管的一個電極都通過一根易熔的金屬絲接到相應(yīng)的位線上，如圖9-6所示。用戶對PROM編程是逐字逐位進(jìn)行的。首先通過字線和位線選擇需要編程的存儲單元，然后通過規(guī)定寬度和幅度的脈沖電流，將該存儲管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。圖9-6熔絲型PROM的存儲單元采用PN結(jié)擊穿法PROM的存儲單元原理圖如圖9-7(a)所示，字線與位線相交處由兩個肖特基二極管反向串聯(lián)而成。正常工作時二極管不導(dǎo)通，字線和位線斷開，相當(dāng)于存儲了“0”。若將該單元改寫為“1”，可使用恒流源產(chǎn)生約100~150mA電流使V2擊穿短路，存儲單元只剩下一個正向連接的二極管V1(見圖(b))，相當(dāng)于該單元存儲了“1”；未擊穿V2的單元仍存儲“0”。圖9-7PN結(jié)擊穿法PROM的存儲單元

3)可擦除的可編程ROM(EPROM)

這類ROM利用特殊結(jié)構(gòu)的浮柵MOS管進(jìn)行編程，ROM中存儲的數(shù)據(jù)可以進(jìn)行多次擦除和改寫。最早出現(xiàn)的是用紫外線照射擦除的EPROM(Ultra-VioletErasableProgrammableRead-OnlyMemory,簡稱UVEPROM)。不久又出現(xiàn)了用電信號可擦除的可編程ROM(ElectricallyErasableProgrammableRead-OnlyMemory,簡稱E2PROM)。后來又研制成功的快閃存儲器(FlashMemory)也是一種用電信號擦除的可編程ROM。①EPROM的存儲單元采用浮柵雪崩注入MOS管(Floating-gateAvalanche-InjuctionMetal-Oxide-Semiconductor,簡稱FAMOS管)或疊柵注入MOS管(Stacked-gateInjuctionMetal-Oxide-Semiconductor,簡稱SIMOS管)。圖9-8是SIMOS管的結(jié)構(gòu)示意圖和符號，它是一個N溝道增強型的MOS管，有Gf和Gc兩個柵極。Gf柵沒有引出線，而是被包圍在二氧化硅(SiO2)中，稱之為浮柵，Gc為控制柵，它有引出線。若在漏極D端加上約幾十伏的脈沖電壓，使得溝道中的電場足夠強，則會造成雪崩，產(chǎn)生很多高能量的電子。此時若在Gc上加高壓正脈沖，形成方向與溝道垂直的電場，便可以使溝道中的電子穿過氧化層面注入到Gf，于是Gf柵上積累了負(fù)電荷。由于Gf柵周圍都是絕緣的二氧化硅，泄漏電流很小，所以一旦電子注入到浮柵之后，就能保存相當(dāng)長時間(通常浮柵上的電荷10年才損失30%)。圖9-8SIMOS管的結(jié)構(gòu)和符號如果浮柵Gf上積累了電子，則使該MOS管的開啟電壓變得很高。此時給控制柵(接在地址選擇線上)加+5V電壓時，該MOS管仍不能導(dǎo)通，相當(dāng)于存儲了“0”；反之，若浮柵Gf上沒有積累電子，MOS管的開啟電壓較低，因而當(dāng)該管的控制柵被地址選中后，該管導(dǎo)通，相當(dāng)于存儲了“1”?？梢?，SIMOS管是利用浮柵是否積累負(fù)電荷來表示信息的。這種EPROM出廠時為全“1”，即浮柵上無電子積累，用戶可根據(jù)需要寫“0”。擦除EPROM的方法是將器件放在紫外線下照射約20分鐘，浮柵中的電子獲得足夠能量，從而穿過氧化層回到襯底中，這樣可以使浮柵上的電子消失，MOS管便回到了未編程時的狀態(tài)，從而將編程信息全部擦去，相當(dāng)于存儲了全“1”。對EPROM的編程是在編程器上進(jìn)行的，編程器通常與微機聯(lián)用。②E2PROM的存儲單元如圖9-9所示，圖中V2是選通管，V1是另一種疊柵MOS管，稱為浮柵隧道氧化層MOS管(Floating-gateTunnelOxideMOS，簡稱Flotox)，其結(jié)構(gòu)如圖9-10所示。Flotox管也是一個N溝道增強型的MOS管，與SIMOS管相似，它也有兩個柵極——控制柵Gc和浮柵Gf，不同的是Flotox管的浮柵與漏極區(qū)(N+)之間有一小塊面積極薄的二氧化硅絕緣層(厚度在2×10-8m以下)的區(qū)域，稱為隧道區(qū)。當(dāng)隧道區(qū)的電場強度大到一定程度(＞107V/cm)時，漏區(qū)和浮柵之間出現(xiàn)導(dǎo)電隧道，電子可以雙向通過，形成電流。這種現(xiàn)象稱為隧道效應(yīng)。圖9-9E2PROM的存儲單元圖9-10Flotox管的結(jié)構(gòu)和符號在圖9-9電路中，若使Wi=1,Di接地，則V2導(dǎo)通，V1漏極(D1)接近地電位。此時若在V1控制柵Gc上加21V正脈沖，通過隧道效應(yīng)，電子由襯底注入到浮柵Gf，脈沖過后，控制柵加+3V電壓，由于V1浮柵上積存了負(fù)電荷，因此V1截止，在位線Di讀出高電平“1”；若V1控制柵接地，Wi=1，Di上加21V正脈沖，使V1漏極獲得約+20V的高電壓，則浮柵上的電子通過隧道返回襯底，脈沖過后，正常工作時V1導(dǎo)通，在位線上則讀出“0”?？梢?，F(xiàn)lotox管是利用隧道效應(yīng)使浮柵俘獲電子的。E2PROM的編程和擦除都是通過在漏極和控制柵上加一定幅度和極性的電脈沖實現(xiàn)的，雖然已改用電壓信號擦除了，但E2PROM仍然只能工作在它的讀出狀態(tài)，作ROM使用。③快閃存儲器(FlashMemory)是新一代電信號擦除的可編程ROM。它既吸收了EPROM結(jié)構(gòu)簡單、編程可靠的優(yōu)點，又保留了E2PROM用隧道效應(yīng)擦除快捷的特性，而且集成度可以做得很高。