第05章 微型計算機存儲器接口技術

第五章微型計算機存儲器接口技術5.1存儲器概述存儲器是微型計算機系統(tǒng)中用來存放程序和數(shù)據(jù)的基本單元或設備。一、存儲器的分類按存儲介質分：半導體存儲器、磁介質存儲器和光存儲器。按存儲器與cpu的耦合程度分：內存和外存1.半導體存儲器的分類

a.雙極型存儲器; b.MOS型存儲器2.按存取方式分類（1）隨機存取存儲器RAM

a.靜態(tài)RAMb.動態(tài)RAM(一)半導體存儲器的分類及特點（2）只讀存儲器ROMa.掩模式ROM；b.熔煉式可編程的PROM，c.可用紫外線擦除、可編程的EPROM;d.可用電擦除、可編程的E2PROM等。e.閃速存儲器（FlashMemory）：簡稱閃存閃存：FlashMemory特點：非易失性存儲器，可在系統(tǒng)電可擦除和可重復編程閃速存儲器的技術分類：全球閃速存儲器的主要供應商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技術架構的不同，分為幾大陣營。

NOR技術

NANDAND技術

由EEPROM派生的閃速存儲器3.按在微機系統(tǒng)中位置分類

1.存儲容量存儲容量是指存儲器所能存儲二進制數(shù)碼的數(shù)量，存儲容量=存儲字數(shù)(存儲單元數(shù))×存儲字長(每單元的比特數(shù))例如，某存儲芯片的容量為1024×4，即該芯片有1024個存儲單元，每個單元4位代碼。2.存取速度存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，也稱為訪問時間。 存取速度也可用存取周期或數(shù)據(jù)傳輸速率來描述.二、存儲器的主要性能指標衡量半導體存儲器性能的主要指標有存儲容量、存取速度、功耗和可靠性。3.功耗和體積功耗通常是指每個存儲元消耗功率的大小，單位為微瓦/位（μW/位）或者毫瓦/位（mW/位）體積和功耗越小越好.4.可靠性可靠性一般是指對電磁場及溫度變化等的抗干擾能力，一般平均無故障時間為數(shù)千小時以上。三、內存的基本組成地址譯碼器存儲矩陣數(shù)據(jù)緩沖器012n-101m……控制邏輯…CSR/Wn位地址m位數(shù)據(jù)圖6.2存儲芯片組成示意圖①地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內存儲單元的選址。②控制邏輯電路：接收片選信號CS及來自CPU的讀/寫控制信號，形成芯片內部控制信號，控制數(shù)據(jù)的讀出和寫入。③數(shù)據(jù)緩沖器：寄存來自CPU的寫入數(shù)據(jù)或從存儲體內讀出的數(shù)據(jù)。④存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構成。一、靜態(tài)RAMRAM通常用來存儲當前運行的程序和在程序運行過程中需要改動的數(shù)據(jù)。相對于DRAM,SRAM具有速度快，接口簡單、讀寫操作簡便等特點，但其存儲容量下，價格也偏高，故通常在多級存儲系統(tǒng)中被用于構成cache存儲器。5.2隨機存儲器?A0~A7：地址信號的輸入引腳，用來分時接收CPU送來的8位行、列地址；

?RAS：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。當為低電平時，表明芯片當前接收的是行地址；?CAS：列地址選通信號輸入引腳，低電平有效，表明當前正在接收的是列地址(此時應保持為低電平)；?WE

：寫允許控制信號輸入引腳，當其為低電平時，執(zhí)行寫操作；否則，執(zhí)行讀操作。?DIN：數(shù)據(jù)輸入引腳；?DOUT：數(shù)據(jù)輸出引腳；?VDD：十5V電源引腳；?

Css：地；?N/C：未用引腳

NCCINWERASRASA0A1A2ADD182164DRAM……169VSSCASDOUTA6A3A4A5A7引腳排列圖二、DRAM1.芯片特性

Intel2164是一種存儲容量為64K×1位、最大存取時間為200ns、刷新時間間隔為2ms的DRAM芯片。2.接口方法DRAM控制器一般由如下部分組成：①地址多路開關：由于要向DRAM芯片分時送出行地址和列地址，所以必須具有多路開關，把來自CPU的地址變成行地址和列地址分兩次送出。②刷新定時器：用來定時提供刷新請求。③刷新地址計數(shù)器：提供刷新的地址，每刷新一行，計數(shù)器自動加1，全部行刷新一遍后自動歸零，重復刷新過程。④仲裁電路：當來自CPU的訪問存儲器請求和來自刷新定時器的刷新請求同時產(chǎn)生時，對二者的優(yōu)先權進行裁定。⑤時序發(fā)生器：提供行地址選通信號RAS、列地址選通信號CAS和寫允許信號WE，以滿足對存儲器進行訪問及對芯片進行刷新的要求。三、存儲器擴展技術對于存儲體中存儲單元的排列方式，通常分為字結構方式和位結構方式兩種。字結構方式：指芯片上所有的存儲元排列成不同的存儲單元，每個單元一個字，每個字的各位在同一芯片內。如：1K*8位結構方式：指芯片上所有的存儲元排列成不同的存儲單元，每個單元一位，即所有存儲元排列成不同字的同一位。如：8K*1例1

用1K×4的2114芯片構成lKB的存儲器系統(tǒng)

分析：

由于每個芯片的容量為1K，故滿足存儲器系統(tǒng)的容量要求。但由于每個芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲器系統(tǒng)的字長要求。

設計要點：將每個芯片的10位地址線按引腳名稱一一并聯(lián)，按次序逐根接至系統(tǒng)地址總線的低10位。數(shù)據(jù)線則按芯片編號連接，1號芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D3，2號芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D4-D7。兩個芯片的WE端并在一起后接至系統(tǒng)控制總線的存儲器寫信號（如CPU為8086/8088，也可由和／M或IO/的組合來承擔）。CS引腳也分別并聯(lián)后接至地址譯碼器的輸出，而地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔。

當存儲器工作時，系統(tǒng)根據(jù)高位地址的譯碼同時選中兩個芯片，而地址碼的低位也同時到達每一個芯片，從而選中它們的同一個單元。在讀/寫信號的作用下，兩個芯片的數(shù)據(jù)同時讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個字節(jié)的輸出，或者同時將來自數(shù)據(jù)總線上的字節(jié)數(shù)據(jù)寫入存儲器。

目前廣泛使用的典型EPROM芯片有Intel公司生產(chǎn)的2716、2732、2764、27128、27256、27512等;其容量分別為2K×8位至64K×8,512K×8位;封裝形式:前兩種為24腳雙列可直插式封裝，后幾種為28腳雙列直插式封裝。5.3只讀存儲器一、可擦除可編程的ROMEEPROM的讀寫操作與SRAM,EPROM基本相同，不過變成寫入的時間較長，寫入一個字節(jié)需1-5ms。在大量的內容需要修改時，花費時間較多。因EEPROM是非易失存儲器，而且可以在線擦除和寫入，因而非常適合在嵌入式系統(tǒng)中用于一些偶爾需要修改的少量的參數(shù)。二、電可擦除可編程的ROM三、閃速存儲器1、閃存的組織結構閃存有兩種組織結構：按頁面組織和按區(qū)塊組織。按頁面組織：按頁面組織的閃存，其內部有一頁緩存。閃存的存儲體按頁面組織，頁緩存的大小與存儲體的頁大小一致，速度快。按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯片擦除能力，編程較靈活。在微型系統(tǒng)中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接，實質上就是其與系統(tǒng)總線的連接，包括：

?地址線的連接；

?數(shù)據(jù)線的連接；

?控制線的連接；在連接中要考慮的問題有以下幾個方面：5.4存儲器與CPU的連接一、存儲器接口應考慮的幾個問題1.存儲器與CPU之間的時序配合CPU在取址和存儲器讀或寫操作時，是有固定時序的，用戶要根據(jù)這些來確定對存儲器存取速度的要求，或在存儲器已經(jīng)確定的情況下，考慮是否需要Tw周期，以及如何實現(xiàn)。2.CPU總線負載能力;在設計CPU芯片時，一般考慮其輸出線的直流負載能力，為帶一個TTL負載?，F(xiàn)在的存儲器一般都為MOS電路，直流負載很小，主要的負載是電容負載，故在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而較大的系統(tǒng)中，若CPU的負載能力不能滿足要求，可以（就要考慮CPU能否帶得動，需要時就要加上緩沖器，）由緩沖器的輸出再帶負載。3.存儲芯片的選用：包括存儲器容量及存儲器空間的安排內存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，ROM的分配也類似，所以內存的地址分配是一個重要的問題。另外，目前生產(chǎn)的存儲器芯片，單片的容量仍然是有限的，通?？偸且稍S多片才能組成一個存儲器，這里就有一個如何產(chǎn)生片選信號的問題。

芯片類型的選用芯片型號的選用4數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度也是存儲器結構的決定因素。如：對8位數(shù)據(jù)總線的系統(tǒng)，其存儲空間是一個存儲體，每個存儲單元存放1個字節(jié)，存儲芯片內存儲器地址是連續(xù)的；對16位數(shù)據(jù)總線的系統(tǒng)，存儲空間被分為兩個存儲體，偶存儲體占用偶存儲空間，奇存儲體占用奇存儲空間，而每個存儲體地址空間是不連續(xù)的。二、存儲器地址譯碼方法1.片選控制的譯碼方法常用的片選控制譯碼方法有線選法、全譯碼法、部分譯碼法和混合譯碼法等。

存儲器的地址譯碼是任何存儲系統(tǒng)設計的核心，目的是保證CPU能對所有存儲單元實現(xiàn)正確尋址。存儲器的地址譯碼被分為片選控制譯碼和片內地址譯碼兩部分。（1）1KBCS（2）1KBCS（3）1KBCS（3）1KBCS1111A10A11A13A12A0~A9圖5.4線選結構示意圖（1）線選法當存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法稱為線選法。優(yōu)點：連線簡單，片選控制無需專門的譯碼電路。缺點：（1）當存在空閑地址線時，由于空閑地址線可隨意取值1或0，故將導致地址重疊。（2）整個存儲器地址分布不連續(xù)，使可尋址范圍減小。（2）全譯碼法將低位地址總線直接與各芯片的地址線相連，高位地址總線全部經(jīng)譯碼后作為各芯片的片選信號。

8KB(2)CS

8KB(1)CS

8KB(8)CS3-8譯碼器A0~A12A13~A15Y0Y1Y7…圖5.5全譯碼法結構示意圖….全譯碼法可以提供對全存儲空間的尋址能力。當存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的空閑下來，以便需要時擴充.優(yōu)點：存儲器的地址是連續(xù)的且唯一確定的，即無地址間斷和地址重疊。（3）部分譯碼法

將高位地址線中的一部分進行譯碼，產(chǎn)生片選信號。常用于不需要全部地址空間的尋址能力，但采用線選法地址線又不夠用的情況。

8KB(2)CS

8KB(1)CS

8KB(3)CS2-4譯碼器A0~A12A13~A14Y0Y1Y4…

8KB(4)CSA15(不參加譯碼）(4)混合譯碼法

將線選法與部分譯碼法相結合的一種方法。該法將用于片選控制的高位地址分為兩組，其中一組的地址采用部分譯碼法，經(jīng)譯碼后的每一個輸出作為一塊芯片的片選信號；另一組地址則采用線選法，每一位地址線作為一塊芯片的片選信號。

2KB(8)CS

2KB(1)CS

2KB(9)CS3-8譯碼器A0~A10A11~A13Y0Y1Y7…

2KB(10)CSA15….11A14缺點：與線選法相同，存在地址重疊和地址不連續(xù)的問題。2、地址譯碼電路的設計

存儲器地址譯碼電路的設計一般遵循如下步驟：

①根據(jù)系統(tǒng)中實際存儲器容量，確定存儲器在整個尋址空間中的位置；②根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表；③根據(jù)地址分配圖或分配表確定譯碼方法并畫出相應的地址位圖；④選用合適器件，畫出譯碼電路圖。例1：某微機系統(tǒng)地址總線為16位，實際存儲器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設計譯碼電路.設計的一般步驟:①該系統(tǒng)的尋址空間最大為64KB，假定實際存儲器占用最低16KB的存儲空間，即地址為0000H~3FFFH。其中0000H~1FFFH為EPROM區(qū)，2000H~3FFFH為RAM區(qū)。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H20