半導(dǎo)體器件物理(第三章 半導(dǎo)體的表面特性)

course課程微電子技術(shù)專業(yè)第三章半導(dǎo)體的表面特性第3章半導(dǎo)體的表面特性本章要點(diǎn)半導(dǎo)體的表面與Si-SiO2系統(tǒng)的特性表面空間電荷區(qū)的狀態(tài)和表面勢(shì)的概念MOS結(jié)構(gòu)的閾值電壓和MOS結(jié)構(gòu)的應(yīng)用MOS結(jié)構(gòu)的C-V特性金屬與半導(dǎo)體接觸、肖特基勢(shì)壘二極管（SBD）3.1半導(dǎo)體表面與Si-SiO2系統(tǒng)半導(dǎo)體表面懸掛鍵Si原子3.1.1理想的半導(dǎo)體表面所謂理想的半導(dǎo)體表面是指原子完全有規(guī)則的排列且終止于同一平面上。但顯而易見的是，由于表面處晶格原子排列的終止，故表面處的原子存在不飽和共價(jià)鍵，被稱為懸掛鍵。一般地，一個(gè)懸掛鍵對(duì)應(yīng)一個(gè)電子狀態(tài)，將稱其為表面態(tài)。Si襯底SiO2層3.1半導(dǎo)體表面與Si-SiO2系統(tǒng)在制作晶體管和集成電路之前，半導(dǎo)體Si晶體表面需經(jīng)過仔細(xì)研磨、拋光和清潔處理，并確保其良好的平整度。硅（Si）還是一種較活潑的化學(xué)元素，其氧化物SiO2在半導(dǎo)體制備中有著特殊的功用，主要用作為：①絕緣介質(zhì)層，用于分隔金屬膜及其他導(dǎo)電材料；②掩蔽層，用于雜質(zhì)元素的選擇性摻雜；③鈍化，保護(hù)器件和晶圓免受外來物質(zhì)與離子的沾污。Si襯底SiO2可動(dòng)離子固定電荷界面態(tài)輻射電離陷阱3.1.2Si-SiO2系統(tǒng)及其特性3.1半導(dǎo)體表面與Si-SiO2系統(tǒng)在Si-SiO2系統(tǒng)中，至少存在四種因素影響其電學(xué)性能的穩(wěn)定，它們分別是：①可動(dòng)離子，以鈉離子（Na+)為主要對(duì)象；②固定電荷，通常是一些過剩的硅離子Si+；③輻射電離陷阱；④界面態(tài)，即前述的表面態(tài)。3.1半導(dǎo)體表面與Si-SiO2系統(tǒng)界面態(tài)Si-SiO2界面圖中顯示了Si晶圓經(jīng)氧化以后，Si-SiO2界面的結(jié)構(gòu)情形。實(shí)驗(yàn)表明，界面態(tài)面密度與晶圓的晶向、氧化爐溫、退火工藝等因素有關(guān)。根據(jù)所制備的器件不同，理想的情形是將面密度控制在<1010/cm2·eV以下。MOS晶體管電極或金屬互連線SiO2層源、漏區(qū)或襯底Si3.2表面空間電荷區(qū)與表面勢(shì)MOS結(jié)構(gòu)是半導(dǎo)體器件結(jié)構(gòu)中兩種最基本的結(jié)構(gòu)之一。圖中①顯示了它構(gòu)成MOS晶體管的核心結(jié)構(gòu)；②顯示了由于金屬布線而廣泛存在于集成電路中的寄生MOS結(jié)構(gòu)。柵介質(zhì)(SiO2)柵電極3.2表面空間電荷區(qū)與表面勢(shì)3.2.1表面空間電荷區(qū)對(duì)于不同的柵壓VG，表面空間電荷區(qū)存在四種狀態(tài)：a.VG=0V平帶狀態(tài)；b.VG<0V多子積累狀態(tài)；c.VG>0V耗盡狀態(tài)；d.VG>>0V反型或強(qiáng)反型狀態(tài)。理想MOS結(jié)構(gòu)的條件：①Si-SiO2系統(tǒng)中不存在前述的三種性質(zhì)的電荷及界面態(tài)；②金屬柵與襯底半導(dǎo)體材料之間的功函數(shù)相等。3.2表面空間電荷區(qū)與表面勢(shì)a.VG=0V平帶狀態(tài)電荷分布MOS結(jié)構(gòu)兩端的電壓為0，此時(shí)襯底Si表面不受任何電場(chǎng)作用，故不存在空間電荷區(qū)，因此體電荷密度分布ρ(x)=0,半導(dǎo)體表面能帶是平直的。電荷分布空穴3.2表面空間電荷區(qū)與表面勢(shì)b.VG<0V多子積累狀態(tài)此時(shí)，受負(fù)柵壓的作用，P-Si襯底的多數(shù)載流子——空穴趨于流向表面，形成一薄層空穴積累層。由于襯底基準(zhǔn)電位為0，故表面勢(shì)φs<0，表面處能帶將向上彎曲，電荷分布見圖。耗盡層電荷分布3.2表面空間電荷區(qū)與表面勢(shì)c.VG>0V耗盡狀態(tài)受到正柵壓的作用，半導(dǎo)體表面處的空穴趨于流向襯底，從而導(dǎo)致留下一層受主負(fù)離子，并構(gòu)成空間電荷區(qū)，此時(shí)表面勢(shì)φs>0，表面處能帶向下彎曲，電荷分布見圖。電子反型層電荷分布耗盡層3.2表面空間電荷區(qū)與表面勢(shì)d.VG>>0V反型或強(qiáng)反型狀態(tài)當(dāng)柵極電壓VG進(jìn)一步提高并使得表面勢(shì)φS滿足φS>2φFP，半導(dǎo)體表面吸引了更多數(shù)量的電子并形成電子反型層，空間電荷區(qū)厚度達(dá)到最大值Xdmax,表面處能帶彎曲如圖所示。3.2表面空間電荷區(qū)與表面勢(shì)半導(dǎo)體材料的費(fèi)米勢(shì)——φFSi材料費(fèi)米勢(shì)φF的定義：對(duì)P-Si和N-Si材料，它們的費(fèi)米勢(shì)φFP和φFN分別為：室溫下：kT/q=0.026V3.2表面空間電荷區(qū)與表面勢(shì)3.2.2表面勢(shì)表面勢(shì)是指半導(dǎo)體表面與半導(dǎo)體襯底之間的電勢(shì)差，用φS表示。它表征了空間電荷區(qū)電荷的變化情況以及表面處能帶的彎曲情況。根據(jù)泊松方程其中可以得到如下表達(dá)式3.2表面空間電荷區(qū)與表面勢(shì)另外，表面空間電荷區(qū)的電場(chǎng)和電勢(shì)分布如圖所示，它們的表達(dá)式分別為：而表面空間電荷區(qū)的電荷面密度QSC可表達(dá)為：P-Si襯底N-Si襯底3.3MOS結(jié)構(gòu)的閾值電壓3.3.1理想MOS結(jié)構(gòu)的閾值電壓（以P-Si襯底的MOS結(jié)構(gòu)為例）定義：當(dāng)P型Si半導(dǎo)體表面達(dá)到強(qiáng)反型，且反型層電子濃度等于襯底空穴（多子）濃度時(shí)，這時(shí)所施加的柵極電壓VG稱作MOS結(jié)構(gòu)的閾值電壓，也稱開啟電壓，用VT表示。VT表達(dá)式為（P-Si襯底）：同理，對(duì)N-Si襯底，有真空能級(jí)E0金屬或半導(dǎo)體材料真空電子電子3.3MOS結(jié)構(gòu)的閾值電壓1.金屬與半導(dǎo)體的功函數(shù)W3.3.2實(shí)際MOS結(jié)構(gòu)的閾值電壓定義：功函數(shù)W是指一個(gè)能量位于費(fèi)米能級(jí)EF處的電子從金屬或半導(dǎo)體內(nèi)部逸出到真空中所需要給予它的最小能量。定義式為：N型P型ND/cm-3101410151016NA/cm-3101410151016WS/eV4.374.314.25WS/eV4.874.934.99Si材料在不同摻雜濃度下的功函數(shù)WS（單位：eV）3.3MOS結(jié)構(gòu)的閾值電壓2.金屬與半導(dǎo)體功函數(shù)差對(duì)VT的影響圖（a）所示是一個(gè)普通MOS結(jié)構(gòu)的能帶圖。當(dāng)用金屬鋁來做柵極時(shí)，由于鋁的功函數(shù)較小，約為WAl=4.13eV,通常小于半導(dǎo)體的功函數(shù)，如圖。因此，即使不施加?xùn)艍海瑬艠O也會(huì)與半導(dǎo)體襯底發(fā)生電子交換，見圖（b）。(a)(b)3.3MOS結(jié)構(gòu)的閾值電壓(c)(d)圖（c）所示的是這種電子交換結(jié)束時(shí)，并且在達(dá)到新的平衡態(tài)時(shí)的能帶圖。當(dāng)柵極金屬功函數(shù)較小時(shí)，半導(dǎo)體表面能帶通常向下彎曲。為使半導(dǎo)體表面能帶變平，需要在柵極施加補(bǔ)償電壓VG’，如圖（d）所示。數(shù)值上，VG’=φms?？紤]φms后，VT修正為下式(P-Si)。3.3MOS結(jié)構(gòu)的閾值電壓3.柵氧化層中有效表面態(tài)電荷密度QSS對(duì)VT的影響圖（e）顯示了柵氧化層中各種正電荷以及Si-SiO2界面的界面態(tài)對(duì)半導(dǎo)體表面的影響，圖中用有效表面態(tài)電荷密度QSS來等效，它位于Si-SiO2界面SiO2一側(cè)，這樣來等效，便于問題的處理。圖（f）則顯示了半導(dǎo)體表面受QSS作用后能帶彎曲情形。(e)(f)3.3MOS結(jié)構(gòu)的閾值電壓(g)(h)圖（g）顯示了為平衡SiO2層中有效表面態(tài)電荷密度QSS對(duì)半導(dǎo)體表面的影響，施加補(bǔ)償電壓VG’’的情形。在數(shù)值上該補(bǔ)償電壓需滿足VG’’=－（QSS/Cox）。一般地，由于QSS>0，因此，有VG’’<0。圖（h）則顯示了這種補(bǔ)償效果，這時(shí)半導(dǎo)體表面能帶被拉平。這時(shí)MOS結(jié)構(gòu)的閾值電壓VT為：景物CCD器件透鏡3.3MOS結(jié)構(gòu)的閾值電壓3.3.3MOS結(jié)構(gòu)的應(yīng)用——電荷耦合器件（CCD）1969年，美國(guó)貝爾實(shí)驗(yàn)室的兩位科學(xué)家WillardBoyle（韋拉德·博伊爾）和GeorgeSmith（喬治·史密斯）發(fā)明了電荷耦合器件CCD——ChargeCoupledDevice。1.影像信息的采集作為一種高分辨率的圖像傳感器，CCD器件擁有許多優(yōu)異的性能。它可直接將光信號(hào)轉(zhuǎn)換為電信號(hào)，電信號(hào)再經(jīng)過放大和模數(shù)轉(zhuǎn)換，即可實(shí)現(xiàn)圖像信號(hào)的采集、存儲(chǔ)與傳輸。目前，它已被廣泛應(yīng)用于電視攝像機(jī)、數(shù)碼相機(jī)、掃描儀及各種影像監(jiān)視儀中。光照電子-空穴對(duì)信息電荷P-Si3.3MOS結(jié)構(gòu)的閾值電壓2.CCD結(jié)構(gòu)單元CCD結(jié)構(gòu)單元是由一系列緊密排列的MOS電容所構(gòu)成的，如圖所示。景物的影像光照產(chǎn)生電子-空穴對(duì)，對(duì)應(yīng)地在VG端施加一正脈沖，從而產(chǎn)生一勢(shì)阱。此時(shí)，空穴因帶正電荷而被排斥走，電子帶負(fù)電荷而被吸引進(jìn)勢(shì)阱中，這些電子被稱為信息電荷，它反映了光照的強(qiáng)弱，并暫時(shí)被儲(chǔ)存在所謂的電子勢(shì)阱中。P-Si滿阱P-Si空阱3.3MOS結(jié)構(gòu)的閾值電壓3.電子勢(shì)阱的形成與電荷轉(zhuǎn)移當(dāng)在MOS電容的柵極突然施加一幅度較高的電壓脈沖時(shí)，空穴因帶正電荷而被迅速趕往襯底，并留下了受主負(fù)離子，由于短時(shí)間內(nèi)熱激發(fā)產(chǎn)生的電子-空穴對(duì)數(shù)量有限，此時(shí)為平衡柵極正電荷，在半導(dǎo)體Si表面柵極正下方產(chǎn)生一個(gè)較深的耗盡區(qū)，稱作勢(shì)阱。沒有信息電荷（電子）的勢(shì)阱稱為空阱；當(dāng)勢(shì)阱里的電荷主要以自由電子為主時(shí)，我們稱其為滿阱，如圖（a）、（b）所示。(a)(b)P-SiP-Si3.3MOS結(jié)構(gòu)的閾值電壓(c)(d)勢(shì)阱中信息電荷的轉(zhuǎn)移是CCD器件重要的工作機(jī)理，如圖(c)、(d)所示。a、b、c三個(gè)電極上施加有不同的電壓脈沖，且有V3>V2>V1，因此，c勢(shì)阱中的電勢(shì)能最低，當(dāng)b阱中有信息電荷時(shí)，在V3脈沖的作用下，將會(huì)轉(zhuǎn)移到c阱中，實(shí)現(xiàn)信息轉(zhuǎn)移。3.4MOS結(jié)構(gòu)的C-V特性3.4.1MOS電容從結(jié)構(gòu)上看，MOS結(jié)構(gòu)實(shí)際上構(gòu)成了一個(gè)電容器，它的柵電極構(gòu)成了該電容器的上電極，而下面的半導(dǎo)體襯底則構(gòu)成了電容器的下電極。前面的分析已經(jīng)表明，當(dāng)在金屬柵極上施加不同的電壓時(shí)，在半導(dǎo)體襯底的表面會(huì)感應(yīng)出空間電荷區(qū)以及反型層或者多數(shù)載流子的積累層。另外，我們也注意到這個(gè)下電極，即半導(dǎo)體襯底的表面在帶電情形時(shí)與普通電容器的帶電情形存在一定的區(qū)別，這告訴我們這種MOS電容器應(yīng)當(dāng)與普通電容器存在一定的區(qū)別。圖示電路中的C是一個(gè)MOS電容，由于單位面積的電容量較小，MOS電容也只能制作小容量電容，一般小于100PF。MOS電容直流偏壓交流小信號(hào)信號(hào)電流P-Si3.4MOS結(jié)構(gòu)的C-V特性3.4.2理想MOS電容的C-V特性由于MOS電容也是一種非線性電容，即是它的電容值是隨著施加在它上面的直流偏壓而改變的，因此實(shí)質(zhì)上是一種微分電容。圖示為一種測(cè)量MOS電容的原理電路。其中V為直流偏壓，ΔV=u為測(cè)量信號(hào)。定義：或者近似3.4MOS結(jié)構(gòu)的C-V特性1.柵極直流偏壓滿足VG<0（以P-Si為襯底）當(dāng)柵極施加負(fù)偏壓時(shí)，P-Si表面感應(yīng)出多子空穴的積累層，該空穴積累層緊靠Si表面，因此，負(fù)柵直流偏壓在一定范圍變化時(shí)，MOS電容值C(V)=Cox不變。2.柵極直流偏壓滿足0<VG<VT設(shè)VG=V，則有因此電子-空穴對(duì)產(chǎn)生3.4MOS結(jié)構(gòu)的C-V特性等效電路如圖所示。CS滿足其中，εSi為硅的相對(duì)介電常數(shù)11.9，xd為表面空間電荷區(qū)厚度。3.柵極直流偏壓滿足VG>VT高頻f>1kHz低頻f<100Hz3.4MOS結(jié)構(gòu)的C-V特性i)高頻情況(f>1kHz)ii)低頻情況(f<100Hz)理想C-V特性曲線3.4MOS結(jié)構(gòu)的C-V特性3.4.3實(shí)際MOS電容的C-V特性1.金屬-半導(dǎo)體功函數(shù)差對(duì)C-V特性的影響受金屬柵極與半導(dǎo)體襯底材料功函數(shù)的不同，當(dāng)它們之間的接觸電勢(shì)差為φms時(shí)，曲線將平移該數(shù)值，如圖所示。對(duì)于絕大部分金屬，由于φms<0，故曲線發(fā)生左移。①是理想情形；②為平移后情形。高頻C-V曲線（P-Si襯底）①②3.4MOS結(jié)構(gòu)的C-V特性2.Si-SiO2系統(tǒng)中有效正電荷面密度QSS的影響受柵氧化層正電荷以及Si-SiO2界面的界面態(tài)的影響（通常用QSS來表達(dá)），實(shí)測(cè)C-V曲線通常會(huì)發(fā)生往左偏移，其偏移量為QSS/Cox。圖示①為理想曲線；②為實(shí)測(cè)曲線。高頻C-V曲線（P-Si襯底）①②考慮到上述兩因素，C-V曲線總的平移量為：Al電極SiO2層3.4MOS結(jié)構(gòu)的C-V特性3.4.4MOS電容在集成電路中的應(yīng)用集成電路中的MOS電容器。集成MOS電容因需占據(jù)較大面積，一般單獨(dú)占用一隔離區(qū)，并使用N型襯底。上圖是MOS電容器的剖面圖，采用PN結(jié)隔離，而下圖則是其版圖。①②3.5金屬與半導(dǎo)體接觸3.5.1金屬-半導(dǎo)體接觸金屬與半導(dǎo)體接觸主要是為形成半導(dǎo)體器件的電極系統(tǒng)和完成集成電路中的互連線（即電路的布線），使用最多的金屬是Al，其他如Ti、Ni、Cu、Ag、Au等也較常用，如圖(a)。金屬-半導(dǎo)體接觸可以形成所謂的①整流接觸和②歐姆接觸，其伏安特性見圖(b)所示。(a)(b)N型半導(dǎo)體金屬自建電場(chǎng)N型半導(dǎo)體金屬3.5金屬與半導(dǎo)體接觸3.5.2肖特基勢(shì)壘與整流接觸(c)(d)設(shè)有一金屬和一N型半導(dǎo)體，它們未接觸前，能帶圖如圖(c)所示，并假設(shè)有Wm>Ws。當(dāng)它們緊密接觸以后，所形成的能帶圖如圖(d)所示，并產(chǎn)生一勢(shì)壘，稱其為肖特基勢(shì)壘，勢(shì)壘高度為qVD=EFS-EFm。3.5金屬與半導(dǎo)體接觸(a)(b)(c)※

關(guān)于整流接觸的熱電子發(fā)射理論熱電子發(fā)射理論認(rèn)為：在一定溫度T下，總有少量位于費(fèi)米能級(jí)EFm附近的電子因獲得足夠能量而逸出金屬表面，這種現(xiàn)象稱為熱電子發(fā)射。同樣地，對(duì)于半導(dǎo)體來說，也總會(huì)存在少量位于導(dǎo)帶底附近的電子因獲得足夠能量而逸出其表面的現(xiàn)象發(fā)生，見圖(a)所示。3.5金屬與半導(dǎo)體接觸圖(a)表明，在金屬-半導(dǎo)體交界面兩側(cè)，金屬中將有少量電子突破勢(shì)壘φm進(jìn)入到半導(dǎo)體一側(cè)，而半導(dǎo)體中也同樣會(huì)有部分電子越過勢(shì)壘qVD進(jìn)入到金屬中（注意這里φm稍大于qVD且是不變的）。當(dāng)系統(tǒng)處于平衡態(tài)時(shí)，金屬與半導(dǎo)體互相通過界面發(fā)射電子，它們各自所對(duì)應(yīng)的電子電流大小相等，而方向相反