半導體能級缺陷習題

第2章小結(jié)

半導體中雜質(zhì)和缺陷能級§2.1摻雜晶體

理想半導體材料原子靜止在具有嚴格周期性晶格的格點位置上晶體是純凈的，即不含雜質(zhì)

(沒有與組成晶體材料的元素不同的其它化學元素)晶格結(jié)構是完整的，即具有嚴格的周期性實際半導體材料原子在平衡位置附近振動含有雜質(zhì)；晶格結(jié)構不完整，存在缺陷點缺陷，線缺陷，面缺陷雜質(zhì)與組成晶體材料的元素不同的其他化學元素形成原因原材料純度不夠制作過程中有玷污人為的摻入分類(1)：按雜質(zhì)原子在晶格中所處位置分間隙式雜質(zhì)替位式雜質(zhì)雜質(zhì)原子位于晶格原子的間隙位置要求雜質(zhì)原子比較小雜質(zhì)原子取代晶格原子而位于格點處要求雜質(zhì)原子的大小、價電子殼層結(jié)構等均與晶格原子相近兩種類型的雜質(zhì)可以同時存在這里主要介紹替位式雜質(zhì)分類(2)：按雜質(zhì)所提供載流子的類型分施主雜質(zhì)受主雜質(zhì)第V族雜質(zhì)原子替代第IV族晶體材料原子能夠施放(Discharge)電子而產(chǎn)生導電電子，并形成正電中心的雜質(zhì)（n型雜質(zhì)）n型半導體

第III族雜質(zhì)原子替代第IV族晶體材料原子能夠接受(Accept)電子而產(chǎn)生導電空穴，并形成負電中心的雜質(zhì)（p型雜質(zhì)）p型半導體施主雜質(zhì)受主雜質(zhì)本征半導體施主雜質(zhì)(IV->V)提供載流子：導帶電子電離的結(jié)果：導帶中的電子數(shù)增加了，這即是摻施主的意義所在受主雜質(zhì)(IV->III)提供載流子：價帶空穴電離的結(jié)果：價帶中的空穴數(shù)增加了，這即是摻受主的意義所在分類(3)：按雜質(zhì)原子所提供的能級分淺能級雜質(zhì)深能級雜質(zhì)如第IV族材料中加入第III或V族雜質(zhì)雜質(zhì)能級離導帶或者價帶很近晶格中原子熱振動的能量就足以將淺能級雜質(zhì)電離影響半導體載流子濃度，從而改變半導體的導電類型如第IV族材料中加入非III、V族雜質(zhì)雜質(zhì)能級離導帶或者價帶很遠常規(guī)條件下不易電離起一定的雜質(zhì)補償作用；對載流子的復合作用非常重要，是很好的復合中心雜質(zhì)淺能級的簡單計算類氫原子模型的計算氫原子基態(tài)電子的電離能:施主雜質(zhì)電子的電離能:施主雜質(zhì)電子的玻爾半徑:氫原子基態(tài)電子的玻爾半徑室溫kBT~26meV~幾十個meV~25A硅-硅間距～5.4A鍺，硅的介電常數(shù)為16，12施主雜質(zhì)電子的玻爾半徑修正（A）ND>NA時：

n型半導體

有效的施主濃度

ND*=ND-NAEA因

EA在

ED之下，

ED上的束縛電子首先填充EA上的空位，即施主與受主先相互“抵消”，剩余的束縛電子再電離到導帶上。雜質(zhì)的補償作用NA>>ND經(jīng)補償后，導帶中空穴濃度為NA-ND≈NA半導體為p型半導體（B）NA>ND時：

p型半導體

因

EA在

ED之下，

ED上的束縛電子首

先填充EA上的空位，即施主與受主先相互“抵消”，剩余的束

縛空穴再電離到價帶上。

ED

有效的受主濃度

NA*=NA-ND（C）

NA≌ND時

雜質(zhì)的高度補償本征激發(fā)的導帶電子

EcED

EA

Ev本征激發(fā)的價帶空穴雜質(zhì)的高度補償控制不當，使得ND≈NA施主電子剛好夠填滿受主能級雖然雜質(zhì)很多，但不能給半導體材料提供更多的電子和空穴一般不能用來制造半導體器件（易被誤認為純度很高，實質(zhì)上含雜質(zhì)很多，性能很差）深能級雜質(zhì)非III，V族雜質(zhì)在硅、鍺的禁帶中產(chǎn)生的施主能級距離導帶底較遠，他們產(chǎn)生的受主能級距離價帶頂也較遠，成為深能級，深能級雜質(zhì)。深能級雜質(zhì)通常能產(chǎn)生多次電離，每次電離對應一個能級。EcEvEDEA1EA2EA3Au摻入SiEA3>EA2>EA1

電子的庫倫排斥力0.04III-V族化合物半導體中的淺能級雜質(zhì)在III-V族化合物中摻入不同類型雜質(zhì)：II族元素GaAs:鈹(Be),鎂(Mg),鋅(zn),鎘(Cd)EA=Ev+0.02-0.03eVVI族元素GaAs:硫(S),硒(Se)ED=Ec-0.006eVIV族元素GaAs:硅(Si)Ev+0.03eV,Ec-0.006eV（雜質(zhì)的雙性行為）

鍺(Ge)Ev+0.03eV,Ec-0.006eV等電子雜質(zhì)GaP:氮(N)Ec-0.01eV(等電子陷阱引起）等電子雜質(zhì)與基質(zhì)晶體原子具有同數(shù)量價電子的雜質(zhì)原子稱為等電子雜質(zhì)（同族原子雜質(zhì)）等電子陷阱形成條件等電子雜質(zhì)替代格點上的同族原子后，基本仍是電中性的。但是，摻入原子與基質(zhì)晶體原子在電負性、共價半徑等方面有較大差別，等電子雜質(zhì)電負性大于基質(zhì)晶體原子的電負性時，替代后，它能俘獲電子成為負電中心，這個帶電中心就成為等電子陷阱。雜質(zhì)的雙性行為硅在砷化鎵中既能取代鎵而表現(xiàn)出施主雜質(zhì)，又能取代砷表現(xiàn)出受主雜質(zhì)缺陷：晶格周期的不完整分為三類點缺陷（點的不完整）：空位、間隙原子線缺陷（線的不完整）：位錯面缺陷（面的不完整）：層錯大多由熱振動引起由晶體內(nèi)部的應力引起的，導致晶格結(jié)構發(fā)生扭曲§2.2缺陷、位錯能級點缺陷在一定溫度下，晶格原子不僅在平衡位置附近做振動，而且有一部分原子會獲得足夠的能量，克服周圍原子對它的束縛，擠入晶格原子間的間隙，形成間隙原子，原來的位置空出來，成為空位。（熱缺陷）

Frenkel缺陷：間隙原子和空位成對出現(xiàn)

Schottky缺陷：只在晶體內(nèi)形成空位，而無間隙原子反結(jié)構缺陷（化合物、替位原子）有兩種替位方式：A取替B，記為AB；B取替A，記為BA位錯：位錯是近完整晶體中的一個缺陷，它是晶體中以滑移區(qū)與未滑移區(qū)的邊界刃型位錯結(jié)構特點：周圍有畸變、上半部壓應力、下半部張應力、中心有最大畸變、范圍局限于2-3個原子間距的管道區(qū)域。

位錯對半導體材料和器件的性能會產(chǎn)生嚴重影響！目前對位錯的了解還不太充分。第二章習題理想半導體材料原子靜止在具有嚴格周期性晶格的格點位置上晶體是純凈的，即不含雜質(zhì)

(沒有與組成晶體材料的元素不同的其它化學元素)晶格結(jié)構是完整的，即具有嚴格的周期性實際半導體材料原子在平衡位置附近振動含有雜質(zhì)；晶格結(jié)構不完整，存在缺陷點缺陷，線缺陷，面缺陷2-1實際半導體和理想半導體的主要區(qū)別半導體中摻入施主雜質(zhì)后，施主電離后將成為帶正電離子，并同時向?qū)峁╇娮?，這種雜質(zhì)就叫施主雜質(zhì)。施主電離成為帶正電離子（中心）的過程就叫施主電離。施主電離前不帶電，電離后帶正電。例如，在Si中摻As，As為Ⅴ族元素，本征半導體Si為Ⅳ族元素，As摻入Si中后，As的最外層電子有四個與Si的最外層四個電子配對成為共價電子，而As的第五個外層電子將受到熱激發(fā)掙脫原子實的束縛進入導帶成為自由電子。這個過程就是施主電離。n型半導體:電子的數(shù)目遠大于空穴的數(shù)目的半導體（或者說以電子導電為主）2-2以As摻入Si為例說明施主雜質(zhì)，施主雜志電離過程和n型半導體半導體中摻入受主雜質(zhì)后，受主電離后將成為帶負電的離子，并同時向價帶提供空穴，這種雜質(zhì)就叫受主。

受主電離成為帶負電的離子（中心）的過程就叫受主電離。受主電離前帶不帶電，電離后帶負電。例如，在Si中摻Ga，Ga為Ⅲ族元素，而本征半導體Si為Ⅳ族元素，Ga摻入Si中后，Ga的最外層三個電子與Si的最外層四個電子配對成為共價電子，而Ga傾向于接受一個由價帶熱激發(fā)的電子,形成自由空穴。這個過程就是受主電離。p型半導體：空穴的數(shù)目遠大于電子的數(shù)目的半導體（或者說以空穴導電為主）2-3以Ga摻入Si為例說明施主雜質(zhì)，施主雜志電離過程和n型半導體兩性雜質(zhì)是指在半導體中既可作施主又可作受主的雜質(zhì)。如Ⅲ-Ⅴ族GaAs中摻Ⅳ族Si。如果Si替位Ⅲ族As，則Si為施主；如果Si替位Ⅴ族Ga，則Si為受主。所摻入的雜質(zhì)具體是起施主還是受主與工藝有關。2-4以Si摻入GaAs為例說明雜質(zhì)的兩性行為當半導體中既有施主又有受主時，施主和受主將先互相抵消，剩余的雜質(zhì)最后電離，這就是雜質(zhì)補償。利用雜質(zhì)補償效應，可以根據(jù)需要改變半導體中某個區(qū)域的導電類型，制造各種器件。2-5舉例說明雜質(zhì)補償?shù)淖饔脙?yōu)點：基本上能夠解釋淺能級雜質(zhì)電離能的小的差異，計算簡單不足：類氫能級的雜質(zhì)原子除形成正或負電中心，在原子以外的空間等效于點電荷外，在原子內(nèi)的區(qū)域和原來的原子的勢能是有差別的，這樣就使類氫能級的基態(tài)在一定程度上偏離類氫的模型，稱為中心胞修正。只有電子軌道半徑較大時，該模型才較適用，對電子軌道半徑較小的，簡單的庫侖勢場不能計入引入雜質(zhì)中心帶來的全部影響。2-6說