天線端口開短路保護(hù)電路設(shè)計(jì)與實(shí)現(xiàn)

天線端口開短路保護(hù)電路設(shè)計(jì)與實(shí)現(xiàn)摘要：本文主要介紹電臺的天線端口開短路保護(hù)電路，當(dāng)電臺的天線端口出現(xiàn)開路、短路或嚴(yán)重失配等電壓駐波比過大時(shí)，為內(nèi)部電路提供保護(hù)作用，避免內(nèi)部電路遭到反射功率損壞。該保護(hù)電路主要包括天線端口匹配電路、定向耦合器電路、功率檢波器電路、模數(shù)轉(zhuǎn)換電路以及FPGA控制電路。本文將就具體的應(yīng)用給出設(shè)計(jì)實(shí)例。關(guān)鍵詞：開短路保護(hù)；電壓駐波比檢測；功率檢測；模數(shù)轉(zhuǎn)換引言在射頻傳輸系統(tǒng)中，駐波比（SWR）用來表征射頻信號從信號源經(jīng)過傳輸線，將功率輸送到負(fù)載的傳輸效率。將駐波比用電壓比表示，稱為電壓駐波比（VSWR），定義為：VSWR=|VMAX|/|VMIN|，VMAX是傳輸線上駐波電壓的最大值，VMIN是傳輸線上駐波電壓的最小值。最大值由入射波V+和反射波V-同向疊加產(chǎn)生：VMAX=V++V-，最小值由入射波V+和反射波V-反向疊加產(chǎn)生：VMIN=V+-V-，即：VSWR=|VMAX|/|VMIN|=|V++V-|/|V+-V-|。射頻傳輸系統(tǒng)的電壓駐波比示意圖如圖1所示。理想情況下，要使信號源傳送到負(fù)載的功率最大，負(fù)載的共軛阻抗必須等于信號源的源阻抗（即RL-jXL=RS+jXS）。當(dāng)負(fù)載開短路時(shí)，入射波V+和反射波V-值接近相等，VSWR為8：1；當(dāng)負(fù)載與信號源阻抗完全匹配時(shí)，反射波V-接近等于0,VSWR為1：1。VSWR越大表明傳輸效率越低，反射功率越大，可能損壞發(fā)射機(jī)。天線端口開短路保護(hù)功能是電臺最基本的保護(hù)功能，當(dāng)檢測到天線端口處于開短路狀態(tài)時(shí)，應(yīng)保護(hù)發(fā)射機(jī)，避免電路損壞。圖1射頻傳輸系統(tǒng)的電壓駐波比示意圖圖2開短路保護(hù)電路系統(tǒng)框圖總體方案頻率范圍：30?500MHz，最大輸入功率：＜100W，插入損耗：＜0.5dBo功率放大器模塊輸出的大功率射頻信號經(jīng)過高頻插座進(jìn)入天線口開短路保護(hù)電路：射頻信號首先進(jìn)入雙向定向耦合器，定向耦合器對射頻信號進(jìn)行耦合分為正向耦合信號和反向耦合信號，正反向耦合信號分別進(jìn)入正反向功率檢波器進(jìn)行功率檢波，將射頻信號轉(zhuǎn)換為直流電平（正向功率檢波直流電平即V+，反向功率檢波直流電平即V-），正反向功率檢波直流電平再分別進(jìn)入模數(shù)轉(zhuǎn)換器（ADC），ADC由FPGA控制電路進(jìn)行控制，實(shí)時(shí)檢測正反向功率的值，并實(shí)時(shí)計(jì)算電壓駐波比：VSWR=|VMAX|/|VMIN|=|V++V-|/|V+-V-|，然后射頻信號經(jīng)過匹配濾波器，從射頻輸出口（即天線端口）輸出，最后射頻信號通過連接天線的饋線將信號輸送到天線進(jìn)行功率信號發(fā)射。當(dāng)VSWR超過設(shè)定的門限值時(shí)，由FPGA控制電路給出天線開短路狀態(tài)告警信號，并控制功率放大器模塊采取相應(yīng)動(dòng)作，避免因天線口開短路失配導(dǎo)致的反向功率大幅度增加而使發(fā)射機(jī)損壞。開短路保護(hù)電路系統(tǒng)框圖如圖2所示。設(shè)計(jì)與實(shí)現(xiàn)開短路保護(hù)電路主要包括：射頻部分和控制部分，射頻部分包括：定向耦合器電路，匹配濾波器電路，功率檢波器電路；控制部分包括：模數(shù)轉(zhuǎn)換電路和FPGA控制電路。各部分電路核心器件選型如表1所示。表1核心器件選型核心器件主要指標(biāo)：定向耦合器IPP-8070:頻率范圍：20?1000MHz，插入損耗：V0.3dB,VSWR：V1.30：1，方向性：＞18dB，耦合度：50±1.5dB，功率容量：150W。功率檢波器AD8361ART:頻率范圍：LF-2500MHz，檢波范圍：＞30dB，最大信號：＜10dBm，線性響應(yīng)：±0.25dB。模數(shù)轉(zhuǎn)換器AD7091R:采樣位數(shù)：12Bit；吞吐速率：1MSPS，功耗：約1mW，內(nèi)置基準(zhǔn)電壓源：+2.5V。FPGA芯片XC6SLX16-2CSG225I為通用處理器，低功耗和并行處理能力，滿足系統(tǒng)對時(shí)序的設(shè)計(jì)要求。定向耦合器在工作頻率范圍內(nèi)的插入損耗約為0.2dB，匹配濾波器是巴特沃斯(Butterworth)類型的7階低通濾波器，巴特沃斯濾波器具有結(jié)構(gòu)簡單，插入損耗最小(大功率下該指標(biāo)尤為重要)，通帶內(nèi)頻率響應(yīng)曲線最平滑等特點(diǎn)，特別適合用于天線口的匹配電路。值得注意的是匹配濾波器的電容和電感值均為理想值，根據(jù)實(shí)際的PCB分布參數(shù)，需要微調(diào)才能滿足要求。微調(diào)電容和電感值以后，實(shí)測定向耦合器和匹配濾波器總的插入損耗約為0.4dB。定向耦合器和匹配濾波器電路如圖3所示。匹配濾波器在ADS2011中的傳輸特性曲線S(2,1)仿真圖如圖4所示。由于定向耦合器的耦合度為50dB，開短路保護(hù)電路的最大輸入功率為100W(+50dBm)，所以功率檢波器AD8361的輸入功率正常情況下約為0dBm。由于功率檢波器AD8361射頻輸入阻抗不是500，所以并聯(lián)750電阻到地，使功率檢波器AD8361的輸入阻抗500附近。AD8361輸出的功率檢波直流電平經(jīng)過電容濾波和同向運(yùn)算放大器進(jìn)行輸出，使用運(yùn)算放大器目的是增加電路驅(qū)動(dòng)能力，功率檢波器電路如圖5所示。雙路模數(shù)轉(zhuǎn)換器ADC分別對正反向功率檢波直流電平同時(shí)進(jìn)行采樣，確保正反向功率采樣同步性，提高準(zhǔn)確度，降低誤報(bào)警率。FPGA控制電路為常規(guī)應(yīng)用，故簡略。模數(shù)轉(zhuǎn)換器和FPGA控制電路如圖6所示。圖5功率檢波器電路圖6模數(shù)轉(zhuǎn)換器和FPGA控制電路控制流程模數(shù)轉(zhuǎn)換器的采樣間隔設(shè)定為5rS/次，定義每連續(xù)4次采樣數(shù)據(jù)的平均值為有效采樣值。根據(jù)實(shí)際的應(yīng)用環(huán)境設(shè)定電壓駐波比VSWR門限值約為5：1?10：1，一般窄帶發(fā)射機(jī)的VSWR門限值小一些，因?yàn)檎瓗到y(tǒng)發(fā)射機(jī)和天線之間容易匹配良好，而寬帶系統(tǒng)的匹配是要兼顧全頻段，故部分頻段的匹配會(huì)稍微差，所以寬帶系統(tǒng)的VSWR門限值大一些。當(dāng)發(fā)射機(jī)處于發(fā)射狀態(tài)時(shí)，連續(xù)檢測正反向功率檢波直流電平有效采樣值，并對每組有效采樣值都進(jìn)行VSWR值計(jì)算，如果連續(xù)8組VSWR值都大于門限值，則認(rèn)定天線端口處于開短路狀態(tài)，F(xiàn)PGA控制電路給出告警信息，并控制功率放大器模塊降低輸出功率或者停止功率輸出。當(dāng)排除故障以后，再次將發(fā)射機(jī)置于發(fā)射狀態(tài)時(shí)，發(fā)射機(jī)首先在低功率發(fā)射模式下，進(jìn)行連續(xù)8組VSWR值計(jì)算，如果連續(xù)8組VSWR值都大于門限值，則繼續(xù)輸出告警信息，并繼續(xù)處于保護(hù)狀態(tài)，如果連續(xù)8組VSWR值都小于門限值，則停止告警信息輸出，并使輸出功率恢復(fù)正常值。功率恢復(fù)正常值后，開短路保護(hù)電路繼續(xù)監(jiān)測VSWR值，直到發(fā)射機(jī)停止發(fā)射。4.結(jié)束語該天線開短路保護(hù)電路已成功應(yīng)用于某車載電臺項(xiàng)目，并且在某次通信試驗(yàn)中，成功檢測出由于射頻饋線內(nèi)部芯線虛焊而導(dǎo)致天線口開路的故障，避免發(fā)射機(jī)受到損壞。由于VSWR值可以通過軟件進(jìn)行調(diào)整，該保護(hù)電路具有較強(qiáng)的應(yīng)用環(huán)境適應(yīng)能力，方便其他項(xiàng)目參考借鑒，節(jié)省開