數(shù)電第五版復(fù)習(xí)

數(shù)字電子技術(shù)基礎(chǔ)閻石主編（第五版）電氣信息學(xué)院電子基礎(chǔ)教研室第一章數(shù)制和碼制基本要求：了解數(shù)字電路的優(yōu)點(diǎn)；掌握數(shù)制轉(zhuǎn)換方法；掌握8421BCD碼的構(gòu)成；4.掌握原碼、補(bǔ)碼的概念。典型習(xí)題：【題1.4】【題1.5】【題1.6】【題1.7】【題1.8】【題1.10】【題1.11】【題1.12】一、數(shù)制轉(zhuǎn)換轉(zhuǎn)換方法二進(jìn)制

十進(jìn)制十進(jìn)制

二進(jìn)制二進(jìn)制

十六進(jìn)制十六進(jìn)制

二進(jìn)制二進(jìn)制八進(jìn)制若將任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，只需將數(shù)（N）R寫成按權(quán)R展開的多項(xiàng)式表示式，并按十進(jìn)制規(guī)則進(jìn)行運(yùn)算，便可求得相應(yīng)的十進(jìn)制數(shù)（N）10。一個(gè)R進(jìn)制數(shù)數(shù)N可以表示成：第I位的系數(shù)第I位的權(quán)其中Ki為第i位的系數(shù)i包含（n－1）

～0的所有正整數(shù)－1～－m的所有負(fù)整數(shù)★n為整數(shù)個(gè)數(shù)★m為小數(shù)個(gè)數(shù)二——十按權(quán)展開相加法十——二整數(shù)部分除2取余倒序法小數(shù)部分乘2取整順序法◆整數(shù)部分除以2，余數(shù)是二進(jìn)制數(shù)的K0，然后依次用2除所得的商，余數(shù)依次是K1、K2、……、Kn。轉(zhuǎn)換結(jié)果為（Kn、Kn-1…K0）2?！粜?shù)部分乘以2，積的整數(shù)部分是二進(jìn)制數(shù)的K-1，然后依次用2乘所得的積的小數(shù)部分，整數(shù)部分依次是K-2、K-3、……K-m。轉(zhuǎn)換結(jié)果為（K-1K-2…K-m）2。十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：同理，若將十進(jìn)制數(shù)轉(zhuǎn)換成任意R進(jìn)制數(shù)(N)R，則整數(shù)部分轉(zhuǎn)換采用除R取余法；小數(shù)部分轉(zhuǎn)換采用乘R取整法。

二——十六小數(shù)點(diǎn)左、右四位一組分組，取每一組等值的十六進(jìn)制數(shù)十六——二每一位十六進(jìn)制數(shù)用相應(yīng)的四位二進(jìn)制數(shù)代替二、原碼、反碼和補(bǔ)碼二進(jìn)制數(shù)的正負(fù)數(shù)值的表述是在二進(jìn)制數(shù)碼前加一位符號(hào)位，用“0”表示正數(shù)，用“1”表示負(fù)數(shù)，這種帶符號(hào)位的二進(jìn)制數(shù)碼稱為原碼。1、原碼2、反碼正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼是將其原碼除了符號(hào)位外的數(shù)值部分按位取反，即“1”改為“0”，“0”改為“0”。3、補(bǔ)碼正數(shù)的補(bǔ)碼和原碼相同；負(fù)數(shù)的補(bǔ)碼可通過將原碼的數(shù)值位逐位取反，然后最低位加1得到。三、碼制用四位二進(jìn)制數(shù)表示0~9十個(gè)數(shù)碼，即為BCD（Binary-Coded-Decimal）碼。四位二進(jìn)制數(shù)最多可以有16種不同組合，不同的組合便形成了一種編碼。主要有：8421碼、5211碼、2421碼、余3碼等。在BCD碼中，十進(jìn)制數(shù)(N)D與二進(jìn)制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0為二進(jìn)制各位的權(quán)重所謂的8421碼，就是指各位的權(quán)重是8,4,2,1。第二章邏輯代數(shù)基礎(chǔ)§2.2邏輯代數(shù)的基本運(yùn)算§2.3邏輯代數(shù)的基本公式和常用公式§2.4邏輯代數(shù)的基本定理基本要求：掌握三種基本邏輯運(yùn)算的概念和邏輯符號(hào)、圖形符號(hào)；掌握同或和異或的概念和符號(hào)；熟練掌握邏輯代數(shù)的一些常用公式，要求會(huì)靈活運(yùn)用；掌握真值表法證明函數(shù)式的方法；了解邏輯代數(shù)的3個(gè)定理，會(huì)用定理求反函數(shù)及對(duì)偶式?！?.5邏輯函數(shù)及其表示方法基本要求：了解邏輯函數(shù)三種描述方法的特點(diǎn)，掌握他們之間的轉(zhuǎn)換方法；掌握最小項(xiàng)和最大項(xiàng)的概念及下標(biāo)編號(hào)法；掌握邏輯函數(shù)兩種標(biāo)準(zhǔn)形式的求法。圖1.2.2與、或、非的圖形符號(hào)圖1.2.3復(fù)合邏輯的圖形符號(hào)和運(yùn)算符號(hào)1、邏輯函數(shù)的表示方法小結(jié)⑴邏輯真值表：將輸入變量所有的取值下對(duì)應(yīng)的輸出值找出來(lái)，列成表格。⑵邏輯函數(shù)式：把輸出與輸入之間的邏輯關(guān)系寫成與，或，非等運(yùn)算的組合式。⑶邏輯圖：將邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)表示出來(lái)。n個(gè)變量可以有2n個(gè)組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對(duì)應(yīng)，列出所有可能的狀態(tài)。2、各種表示方法間的互相轉(zhuǎn)換（1）.從真值表寫出邏輯函數(shù)式這種方法一般分為下面三步：首先，找出真值表中使邏輯函數(shù)Y=1的輸入變量取值組合；其次，每組輸入變量取值的組合對(duì)應(yīng)一個(gè)乘積項(xiàng)，其中取值為1的寫入原變量，取值為0的寫如反變量；最后，將這些乘積項(xiàng)相加，即得到Y(jié)的邏輯函數(shù)式。（2）.從邏輯式列出真值表將輸入變量取值的所有組合狀態(tài)逐一代入邏輯式求出函數(shù)值，列成表。（3）.從邏輯式畫出邏輯圖用圖形符號(hào)代替邏輯式中的運(yùn)算符號(hào)。將式中所有的與、或、非運(yùn)算符號(hào)用圖形符號(hào)代替，并依據(jù)運(yùn)算優(yōu)先順序?qū)⑺鼈冞B接起來(lái)。（4）.從邏輯圖寫出邏輯式從輸入端到輸出端逐級(jí)寫出每個(gè)圖形符號(hào)對(duì)應(yīng)的邏輯式。（自左向右、自上而下）3、邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（1）、最小項(xiàng)P43n個(gè)變量的最小項(xiàng)有多少個(gè)？在n個(gè)變量邏輯函數(shù)中，若m為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項(xiàng)。2n個(gè)。（2）、最大項(xiàng)（不要求）n個(gè)變量的最大項(xiàng)有多少個(gè)？在n變量邏輯函數(shù)中，若M為n個(gè)變量之和，而且這n個(gè)變量均以原變量或反變量的形式在M中出現(xiàn)一次，則稱M為該組變量的最大項(xiàng)。2n個(gè)。最小項(xiàng)和最大項(xiàng)的關(guān)系：對(duì)于n變量中任意一對(duì)最小項(xiàng)mi和最大項(xiàng)Mi，都是互補(bǔ)的，即

如果在一個(gè)與或表達(dá)式中，所有與項(xiàng)均為最小項(xiàng)，則稱這種表達(dá)式為最小項(xiàng)表達(dá)式，或稱為標(biāo)準(zhǔn)與或式、標(biāo)準(zhǔn)積之和式。（3）、邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（a）.邏輯函數(shù)的最小項(xiàng)之和形式——標(biāo)準(zhǔn)與或式例如：

如果已知邏輯函數(shù)Y=∑mi時(shí)，定能將Y化成編號(hào)i以外的那些最大項(xiàng)的乘積。（b）.邏輯函數(shù)的最大項(xiàng)之積形式——標(biāo)準(zhǔn)或與式§2.6邏輯代數(shù)的公式化簡(jiǎn)法（P39）基本要求：1.掌握邏輯函數(shù)常用幾種最簡(jiǎn)形式的轉(zhuǎn)換；2.掌握公式法化簡(jiǎn)的技巧，會(huì)用公式法化簡(jiǎn)邏輯函數(shù)。§2.7邏輯代數(shù)的卡諾圖化簡(jiǎn)法P42-53基本要求：1.掌握邏輯函數(shù)常用幾種最簡(jiǎn)形式的轉(zhuǎn)換；掌握卡諾圖法化簡(jiǎn)的技巧，會(huì)用卡諾圖法化簡(jiǎn)邏輯函數(shù)。掌握用卡諾圖法化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的技巧。第三章門電路基本要求：理解二極管構(gòu)成的與、或門工作原理；理解三極管構(gòu)成的非門工作原理；了解TTL非門的工作原理；掌握TTL的外特性；5.掌握扇出系數(shù)的計(jì)算方法典型習(xí)題：【題3.2】【題3.3】【題3.7】【題3.14】【題3.15】【題3.16】【題3.17】【題3.18】對(duì)TTL電路而言，當(dāng)輸入端對(duì)地電阻RP≤0.7kΩ時(shí)，認(rèn)為ui為低電平，稱為關(guān)門電阻ROFF。對(duì)TTL電路而言，當(dāng)輸入端對(duì)地電阻RP≥

1.5kΩ時(shí)，認(rèn)為ui為高電平，稱為開門電阻RON?！纠空f明圖中TTL電路的輸出狀態(tài)。ROFF＝

0.7kΩRON＝1.5kΩROFF＝

0.7kΩRON＝1.5kΩ【例】說明圖中CMOS電路的輸出狀態(tài)。&≥1VCC懸空&10k51ΩVIH柵極電流為0010注意；CMOS門電路與TTL門電路的區(qū)別例：已知下列電路是由CMOS門電路構(gòu)成的則

Y4=Y5=

第四章組合邏輯電路4.2組合邏輯電路的分析和設(shè)計(jì)

4.3若干常用的組合邏輯電路

(編碼器、譯碼器、數(shù)據(jù)選擇器和加法器)4.4組合邏輯電路中的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象基本要求：掌握組合電路的分析方法；掌握組合電路的設(shè)計(jì)方法；了解編碼、譯碼的含義。4.掌握譯碼器實(shí)現(xiàn)組合電路的方法；5.了解編碼器、譯碼器的工作原理；6.了解顯示譯碼器的使用。7.了解數(shù)據(jù)選擇器的工作原理；8.掌握數(shù)據(jù)選擇器實(shí)現(xiàn)組合電路的方法；9.掌握全加器真值表。10.掌握全加法器實(shí)現(xiàn)代碼轉(zhuǎn)換的方法。典型習(xí)題：【題4.1】【題4.5】【題4.6】【題4.12】【題4.14】【題4.18】【題4.21】【題4.23】1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。3.列出輸入輸出真值表并得出結(jié)論電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系一、組合邏輯電路的分析方法任務(wù)要求最簡(jiǎn)單的邏輯電路1.指定實(shí)際問題的邏輯含義(邏輯抽象)，列出真值表。設(shè)計(jì)步驟：(2)定義邏輯狀態(tài)的含義。(3)列出真值表。(1)確定輸入變量和輸出變量。二、組合邏輯電路的設(shè)計(jì)方法3.根據(jù)器件類型化簡(jiǎn)。4.畫出邏輯電路圖。2.寫出邏輯表達(dá)式，以便于化簡(jiǎn)。5.工藝設(shè)計(jì)狀態(tài)信號(hào)輸入端代碼輸出端選通輸入端選通輸出端（低電平有效）（低電平有效）74HC148三、編碼器（74HC148）

擴(kuò)展端四、譯碼器輸出端，低電平有效地址輸入端片選輸入端譯碼器舉例芯片——74HC138用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)的原理：二進(jìn)制譯碼器的輸出端提供了其輸入變量的全部最小項(xiàng)的反函數(shù)。二進(jìn)制譯碼器輸出信號(hào)的表達(dá)式：任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和的標(biāo)準(zhǔn)形式。利用兩次取反的方法，可以得到由最小項(xiàng)的反函數(shù)構(gòu)成的與非-與非表達(dá)式。譯碼器與非門組合邏輯函數(shù)【例1】試用3—8譯碼器實(shí)現(xiàn)函數(shù)：

將要實(shí)現(xiàn)的輸出邏輯函數(shù)的最小項(xiàng)之和的形式兩次取反，即1CBAY1Y2【例2】設(shè)計(jì)一個(gè)用3個(gè)開關(guān)控制燈的邏輯電路，要求任一個(gè)開關(guān)都能控制燈的由亮到滅或由滅到亮。A

B

C

Y

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

01101001最小項(xiàng)

m0m1m2m3m4m5m6m71CBAY【練習(xí)】3-8線譯碼器74HC138和門電路構(gòu)成的邏輯電路如下，試寫出F的表達(dá)式，并列出真值表，說明邏輯功能。A

B

C

F

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

00010111這是一個(gè)三變量的多數(shù)表決電路，當(dāng)輸入變量有兩個(gè)或兩個(gè)以上為1時(shí)，輸出為1，其他狀態(tài)輸出為0總結(jié)n-2n線譯碼器，包含了n變量所有的最小項(xiàng)。加上與非門，可以組成任何形式的輸入變量小于或等于n的組合邏輯函數(shù)。五、數(shù)據(jù)選擇器圖4.3.2174HC153為雙四選一數(shù)據(jù)選擇器S1A1A0Y11XX0000D10001D11010D12011D131、基本原理（1）數(shù)據(jù)選擇器輸出變量的一般表達(dá)式:n：數(shù)據(jù)選擇器的地址變量個(gè)數(shù)mi：地址變量的最小項(xiàng)（2）表達(dá)式的特點(diǎn)：具有標(biāo)準(zhǔn)與或表達(dá)式的形式；提供了地址變量的全部最小項(xiàng)；受片選端的控制：時(shí)有效；一般Di可以當(dāng)做一個(gè)變量處理：可以取原變量；反變量；0；1用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路設(shè)計(jì)步驟（1）確定應(yīng)該選用的數(shù)據(jù)選擇器：n：地址變量個(gè)數(shù)k：函數(shù)的變量個(gè)數(shù)（2）將邏輯函數(shù)化為標(biāo)準(zhǔn)“與或”式（最小項(xiàng)之和的形式）（3）寫出數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式（4）對(duì)照比較，確定選擇器各個(gè)輸入變量的表達(dá)式（5）畫出連線圖地址輸入端：數(shù)據(jù)輸入端：表達(dá)式對(duì)照法例1：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。令：變換一（1）將邏輯函數(shù)化為標(biāo)準(zhǔn)“與或”式，選擇地址輸入端（2）寫出選擇器的輸出函數(shù)表達(dá)式（3）對(duì)照比較，確定數(shù)據(jù)選擇器各個(gè)輸入端的表達(dá)式CBF接線圖一A“1”D0D1D2D3A0A1Y第五章觸發(fā)器(FF:Flip-Flop)5.1概述5.2SR鎖存器5.3電平觸發(fā)的觸發(fā)器5.4脈沖觸發(fā)的觸發(fā)器5.5邊沿觸發(fā)的觸發(fā)器5.6觸發(fā)器的邏輯功能及其描述方法典型習(xí)題：【題5.1】【題5.5】【題5.7】【題5.9】【題5.11】【題5.12】【題5.18】【題5.20】基本要求：了解基本RS觸發(fā)器的工作原理；掌握與非門構(gòu)成的基本RS觸發(fā)器的特性表；3.掌握基本RS觸發(fā)器輸出波形的畫法。4.了解同步RS觸發(fā)器和主從RS觸發(fā)器的工作原理；5.掌握同步RS觸發(fā)器和主從RS觸發(fā)器的特性表；6.掌握同步RS觸發(fā)器和主從RS觸發(fā)器輸出波形的畫法。7.了解主從RS觸發(fā)器的工作原理；8.了解主從JK觸發(fā)器的工作原理；9.

掌握主從JK觸發(fā)器特性表及輸出波形的畫法。10.掌握邊沿觸發(fā)器的特性表及輸出波形的畫法。觸發(fā)器的分類電路結(jié)構(gòu)與動(dòng)作特點(diǎn)邏輯功能基本RS結(jié)構(gòu)觸發(fā)器同步結(jié)構(gòu)觸發(fā)器主從結(jié)構(gòu)觸發(fā)器邊沿結(jié)構(gòu)觸發(fā)器RS觸發(fā)器D觸發(fā)器JK觸發(fā)器T’觸發(fā)器T觸發(fā)器按觸發(fā)方式電平觸發(fā)器脈沖觸發(fā)器邊沿觸發(fā)器一、SR鎖存器由與非門構(gòu)成的SR鎖存器的電路及符號(hào)總結(jié)動(dòng)作特點(diǎn)直接控制在輸入信號(hào)作用的全部周期內(nèi)，都能直接改變輸出狀態(tài)，因此稱RD（）

、SD（）為直接復(fù)位端和直接置位端。在任何時(shí)刻，輸入都能直接改變輸出的狀態(tài)。二、電平觸發(fā)的觸發(fā)器（同步結(jié)構(gòu)）二、電平觸發(fā)的觸發(fā)器（同步結(jié)構(gòu)）當(dāng)CLK＝0情況下，SD＝0，RD＝1，Q＝1；SD＝1，RD＝0，Q＝0。不用設(shè)置初態(tài)時(shí)，SD＝RD＝1二、電平觸發(fā)的觸發(fā)器（同步結(jié)構(gòu)）同步觸發(fā)器存在的問題——空翻在一個(gè)時(shí)鐘周期的整個(gè)高電平期間或整個(gè)低電平期間都能接收輸入信號(hào)并改變狀態(tài)的觸發(fā)方式稱為電平觸發(fā)。由此引起的在一個(gè)時(shí)鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻?？辗且环N有害的現(xiàn)象，它使得時(shí)序電路不能按時(shí)鐘節(jié)拍工作，造成系統(tǒng)的誤動(dòng)作。造成空翻現(xiàn)象的原因是同步觸發(fā)器結(jié)構(gòu)的不完善三、脈沖觸發(fā)的觸發(fā)器（主從結(jié)構(gòu)）動(dòng)作特點(diǎn):(1)觸發(fā)器的翻轉(zhuǎn)分兩步。第一步，CLK=1期間主觸發(fā)器接收信號(hào)，從觸發(fā)器不動(dòng)；第二步，CLK的下降沿到來(lái)時(shí)，從觸發(fā)器接受主觸發(fā)器的輸出信號(hào)發(fā)生狀態(tài)變化，主觸發(fā)器保持不變。（2）在CLK=1的全部時(shí)間里輸入信號(hào)都對(duì)主觸發(fā)器起控制作用。主從JK觸發(fā)器，在CLK高電平期間，主觸發(fā)器存在一次變化現(xiàn)象。四、邊沿觸發(fā)器動(dòng)作特點(diǎn):邊沿觸發(fā)器的狀態(tài)僅取決于CLK下降沿（上升沿）到達(dá)時(shí)刻輸入信號(hào)的狀態(tài)。RS觸發(fā)器的特性方程記憶口訣:R、S同為0時(shí),保持;R、S互補(bǔ)時(shí)同S;R、S同為1時(shí)狀態(tài)不定.RS觸發(fā)器D觸發(fā)器(鎖存器)功能簡(jiǎn)表特性方程D觸發(fā)器JK觸發(fā)器的特性表J

K

Q*

0

0

Q000

0

110

1

000

1

101

0

011

0

111

1

011

1

10特性方程JK觸發(fā)器記憶口訣:J、K同為0時(shí),保持;J、K互補(bǔ)時(shí)同J;J、K同為1時(shí)翻轉(zhuǎn).特性方程T觸發(fā)器的特性表T

Qn+1

0

Qn000

111

011

10保持狀態(tài)翻轉(zhuǎn)T觸發(fā)器6.1概述6.2時(shí)序邏輯電路的分析方法6.3若干常用的時(shí)序邏輯電路6.4時(shí)序邏輯電路的設(shè)計(jì)方法第六章時(shí)序邏輯電路基本要求：了解時(shí)序電路的特點(diǎn)及分類；掌握同步時(shí)序電路的分析方法。了解寄存器和移位寄存器的基本工作原理。掌握74160、74161各管腳的功能掌握用74160、74161實(shí)現(xiàn)不同進(jìn)制的方法.掌握同步時(shí)序電路的設(shè)計(jì)方法。

邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)有關(guān)門電路觸發(fā)器§6.1概述X（x1,x2,…,xi）：外部輸入信號(hào)；Q（q1,q2,…,ql）：存儲(chǔ)電路的狀態(tài)輸出，也是組合邏輯電路的內(nèi)部輸入；Y（y1,y2,…,yj）：外部輸出信號(hào)；Z（z１,z2,…,zk）：存儲(chǔ)電路的激勵(lì)信號(hào)，也是組合邏輯電路的內(nèi)部輸出。輸出方程驅(qū)動(dòng)方程（或激勵(lì)方程）狀態(tài)方程2.把得到的驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個(gè)觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得到整個(gè)時(shí)序邏輯電路的方程組；3.根據(jù)邏輯圖寫出電路的輸出方程；4.寫出整個(gè)電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖；5.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能，并檢查能否自啟動(dòng)。同步時(shí)序電路的分析步驟：1.從給定的邏輯電路圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（也就是存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式）；

所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器

和雙向移位寄存器三種。2、移位寄存器一、寄存器和移位寄存器寄存器是用來(lái)存放數(shù)據(jù)的，應(yīng)用于各類數(shù)字系統(tǒng)和計(jì)算機(jī)中。1、寄存器N個(gè)觸發(fā)器構(gòu)成的寄存器能夠寄存？二進(jìn)制數(shù)碼。N位二、計(jì)數(shù)器計(jì)數(shù)器是用來(lái)記憶輸入脈沖個(gè)數(shù)的邏輯部件；可用于定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。CLK：計(jì)數(shù)脈沖輸入端，上升沿有效。R′D：異步清0端，低電平有效。LD′：同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端D3、D2、D1、D0的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計(jì)數(shù)器工作狀態(tài)控制端，高電平有效，只有當(dāng)R′D=LD′=1，EP=ET=1，在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)EP、ET中有一個(gè)為低時(shí)，計(jì)數(shù)器處于保持狀態(tài)。EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR￠DLD￠EPET輸出端工作狀態(tài)0異步清零1011111111100預(yù)置數(shù)（同步）保持（包括C）保持（但C＝0）計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表四位同步計(jì)數(shù)器74161（74LS161）的圖形符號(hào)及功能表RDLDLD￠R￠D三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法若已有N進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器6.3.2計(jì)數(shù)器N進(jìn)制M進(jìn)制任意進(jìn)制計(jì)數(shù)器只能用已有的計(jì)數(shù)器芯片通過外電路的不同連接方式實(shí)現(xiàn)，即用組合電路產(chǎn)生復(fù)位、置位信號(hào)得到任意進(jìn)制計(jì)數(shù)器。1.M<N的情況在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，若設(shè)法使之跳過（N－M）個(gè)狀態(tài)，就可以得到M進(jìn)制計(jì)數(shù)器了，其方法有置零法（復(fù)位法）和置數(shù)法（置位法）。6.3.2計(jì)數(shù)器置數(shù)法置零法a.置零法：置零法適用于有置零（有異步和同步）輸入端的計(jì)數(shù)器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示。6.3.2計(jì)數(shù)器異步清零暫態(tài)a.置零法（復(fù)位法）基本思想是：計(jì)數(shù)器從全0狀態(tài)S0開始計(jì)數(shù)，計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清零信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過程。異步清零SM狀態(tài)進(jìn)行譯碼產(chǎn)生置零信號(hào)并反饋到異步清零端()，使計(jì)數(shù)器立即返回S0狀態(tài)。SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過渡態(tài)”。暫態(tài)10ns左右異步復(fù)位法（異步置零）

適用于異步清0的集成計(jì)數(shù)器，當(dāng)滿足清0條件時(shí)，立即清0。

①計(jì)數(shù)到M時(shí)，清0，②寫SM=（）2，全部Q為1的端相與非→

利用異步復(fù)位端，跳過多余狀態(tài)，實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)。【例】用74160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器。置零法，M=7，在SM=S7=0111處反饋清零。CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3【例】用74161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。置零法，M=12，在SM=S12=1100處反饋清零。CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3注：由于清零信號(hào)隨著計(jì)數(shù)器被清零而立即消失，其持續(xù)的時(shí)間很短，有時(shí)觸發(fā)器可能來(lái)不及動(dòng)作（復(fù)位），清零信號(hào)已經(jīng)過時(shí)，導(dǎo)致電路誤動(dòng)作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號(hào)產(chǎn)生端和清零信號(hào)輸入端之間接一基本RS觸發(fā)器，如圖所示。6.3.2計(jì)數(shù)器01011000001b.置數(shù)法：有預(yù)置數(shù)功能的計(jì)數(shù)器可用此方法構(gòu)成M進(jìn)制計(jì)數(shù)器。但注意74LS161(160)為同步預(yù)置數(shù)，74LS191(190)為異步預(yù)置數(shù)。置數(shù)法的原理是通過給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)值的方法跳過（N－M）個(gè)狀態(tài)，從而獲得M進(jìn)制計(jì)數(shù)器的。6.3.2計(jì)數(shù)器利用端重復(fù)置入某個(gè)數(shù)值，跳過多余狀態(tài)（N-M個(gè)），實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)。6.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取前M種狀態(tài)置零取0000——（M-1）2個(gè)狀態(tài)(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)【例】用74160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器(置數(shù)法)。(1)置數(shù)法（取前M種狀態(tài)），CLK計(jì)數(shù)輸入1進(jìn)位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110處反饋置零。6.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取后M 種狀態(tài)取后M種狀態(tài)取(N-M)2——(N-1)2個(gè)狀態(tài)?？刹捎眠M(jìn)位輸出端置最小數(shù)(N-M)2法(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)【例】用74160實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器(置數(shù)法)。(2)置數(shù)法（取后M種狀態(tài)），CLK計(jì)數(shù)輸入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在進(jìn)位輸出端處反饋置最小數(shù)數(shù)SN-M=S10-7=S3=001116.3.2計(jì)數(shù)器置數(shù)法的應(yīng)用可以分三種情況:（現(xiàn)有N進(jìn)制計(jì)數(shù)器，構(gòu)成M進(jìn)制）取前M 種狀態(tài)取中間M種狀態(tài)取后M 種狀態(tài)取中間M種狀態(tài)取(i)2——(i+M-1)2共M個(gè)狀態(tài)(以具有同步預(yù)置數(shù)端的集成計(jì)數(shù)器為例)

①選定循環(huán)初態(tài)Si，確定i，寫i=（）2，→D3D2D1D0②判定循環(huán)末態(tài)Si+M-1

③寫i+M-1=（）2，將Si+M-1全部Q為1的端相與非→同步預(yù)置數(shù)法:【例】用74161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。(2)置數(shù)法（i=1），CLK計(jì)數(shù)輸入11進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100處反饋置1?！纠坑?4161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器。(2’)置數(shù)法（i=3），CLK計(jì)數(shù)輸入11進(jìn)位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110處反饋置1?！纠咳鐖D所示電路是可變計(jì)數(shù)器。試分析當(dāng)控制變量A為1和0時(shí)電路為幾進(jìn)制計(jì)數(shù)器。6.3.2計(jì)數(shù)器解：置位信號(hào)為預(yù)置數(shù)為D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆1311AY進(jìn)位輸出CLK【例】74LS161是同步4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)器，并畫出其狀態(tài)圖。0000000110011000101000110111001001010110010087654231910【例】集成4位二進(jìn)制加法計(jì)數(shù)器74161的連接如圖所示。試分析電路的功能。要求：（1）列出狀態(tài)轉(zhuǎn)換表；（2）檢驗(yàn)自啟動(dòng)能力；（3）說明計(jì)數(shù)模值。

用n位移位寄存器組成的環(huán)形計(jì)數(shù)器只用了n個(gè)狀態(tài),而電路總共有2n個(gè)狀態(tài)!用n位移位寄存器組成的扭環(huán)形計(jì)數(shù)器可以得到含2n有效狀態(tài)的循環(huán),效率比環(huán)形計(jì)數(shù)器提高一倍!四、同步時(shí)序邏輯電路的設(shè)計(jì)方法步驟：一、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序編號(hào)；3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。二、狀態(tài)化簡(jiǎn)

若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個(gè)狀態(tài)去，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。等價(jià)狀態(tài)可以合并，這樣設(shè)計(jì)的電路狀態(tài)數(shù)少，電路越簡(jiǎn)。三、狀態(tài)分配(狀態(tài)分配也叫狀態(tài)編碼)a.確定觸發(fā)器的數(shù)目n；b.確定電路的狀態(tài)數(shù)M，應(yīng)滿足2n－1<M≤2n;c.進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對(duì)應(yīng)起來(lái)。a.選定觸發(fā)器的類型；b.由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。五、根據(jù)得到的方程式畫出邏輯圖六、檢查設(shè)計(jì)的電路能否自啟動(dòng)若電路不能自啟動(dòng)，則應(yīng)采取下面措施：a.通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b.通過修改邏輯設(shè)計(jì)加以解決。四、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程第十章脈沖波形的產(chǎn)生和整形§10.1概述§10.3施密特觸發(fā)器§10.2555定時(shí)器§10.4