組合邏輯電路-5_第1頁
組合邏輯電路-5_第2頁
組合邏輯電路-5_第3頁
組合邏輯電路-5_第4頁
組合邏輯電路-5_第5頁
已閱讀5頁,還剩52頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

組合邏輯電路

-中規(guī)模組合邏輯電路

數(shù)字電子電路基礎(chǔ)46§3幾種常用的組合邏輯組件3.1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個(gè)二進(jìn)制代碼(n位二進(jìn)制數(shù))有2n種不同的組合,可以表示2n個(gè)信號。一、普通編碼器二進(jìn)制編碼器的作用:將一系列信號狀態(tài)編制成二進(jìn)制代碼。47(a)用二極管組成VCCY0Y1Y2RRR8-3線編碼器框圖48I1I2I3I4I5I6I7I8&&&F3F2F1(b)用與非門組成49真值表508線-3線優(yōu)先編碼器(74LS148)G3G2G1二、優(yōu)先編碼器51邏輯函數(shù)表達(dá)式S=0時(shí),所有輸出端被封鎖為高電平,S=1時(shí)編碼器才能正常工作

低電平輸出信號表示電路工作,但無編碼輸入低電平輸出信號表示電路工作,且有編碼輸入5253Z0Z1Z2Z3G0G3G2G1(2)用兩片74LS148組成的16線-4線編碼器(1)級聯(lián)54三、二—十進(jìn)制編碼器二---十進(jìn)制編碼器的作用:將十個(gè)狀態(tài)(對應(yīng)于十進(jìn)制的十個(gè)代碼)編制成BCD碼。十個(gè)輸入需要幾位輸出?四位輸入:I0I9輸出:F4

F155二-十進(jìn)制優(yōu)先編碼器(74LS147)56邏輯函數(shù)表達(dá)式57利用優(yōu)先編碼器除了完成編碼功能外,還可在外加門電路的基礎(chǔ)上構(gòu)成組合邏輯電路例某醫(yī)院有一、二、三、四號病室4間,每間有呼叫按鈕,同時(shí)在護(hù)士值班室內(nèi)對應(yīng)地裝有一號、二號、三號、四號4個(gè)指示燈?,F(xiàn)要求當(dāng)一號病室的按鈕按下時(shí),無論其他病室的按鈕是否按下,只有一號燈亮。當(dāng)一號病室的按鈕沒有按下而二號病室的按鈕按下時(shí),無論三、四號病室的按鈕是否按下,只有二號燈亮。當(dāng)一、二號病室的按鈕都沒按下時(shí),無論四號病室的按鈕是否按下,只有三號燈亮。只有在一、二、三號病室的按鈕均未按下而按下四號病室的按鈕時(shí),四號燈才亮。試用優(yōu)先編碼器74LS148和門電路設(shè)計(jì)滿足上述要求的邏輯電路,給出控制四個(gè)指示燈狀態(tài)的高、低電平。583.2譯碼器譯碼是編碼的逆過程,即將某二進(jìn)制翻譯成電路的某種狀態(tài)。一、二進(jìn)制譯碼器二進(jìn)制譯碼器的作用:將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入——一組二進(jìn)制代碼譯碼器的輸出——一組高低電平信號59GSSA0A1A2S13-8線譯碼器框圖3線-8線譯碼器

用與非門組成的3線-8線譯碼器60邏輯函數(shù)表達(dá)式,當(dāng)又稱最小項(xiàng)譯碼器61用兩片74LS138組成的4線-16線譯碼器74LS138(1)A0A1A2S10123456774LS138(2)A0A1A2S101234567D0D1D2D31級聯(lián)62譯碼器作數(shù)據(jù)分配器使用數(shù)據(jù)分配器把公共數(shù)據(jù)線上的數(shù)據(jù)按要求傳送到不同的單元,即對數(shù)據(jù)進(jìn)行分配。63用譯碼器設(shè)計(jì)組合邏輯電路當(dāng)控制信號S=1時(shí),將譯碼器的三個(gè)輸入端輸入三個(gè)邏輯變量,則8個(gè)輸出端將輸出這三個(gè)輸入變量的全部最小項(xiàng)的反函數(shù)形式(),利用附加的門電路將這些最小項(xiàng)適當(dāng)組合,便可產(chǎn)生任何形式的三變量組合邏輯函數(shù)。例1:利用3線-8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的邏輯電路,輸出邏輯函數(shù)式

64例2:利用兩片3線-8線譯碼器74LS138實(shí)現(xiàn)四變量函數(shù)

65二、二-十進(jìn)制譯碼器A3A2A0A16667三、顯示譯碼器二---十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中,常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來,這就要用到顯示譯碼器。顯示器件:常用的是七段顯示器件(數(shù)碼管)。bcdefga68abcdfgabcdefg111111001100001101101e七段顯示器件的工作原理:693.3加法器11011001+A=1101,B=1001,計(jì)算A+B。011010011加法運(yùn)算的基本規(guī)則:(1)逢二進(jìn)一。(2)最低位是兩個(gè)數(shù)最低位的疊加,不需考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)相加,包括加數(shù)被、加數(shù)和低位來的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果:本位和、向高位的進(jìn)位。用半加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)70一、半加器半加運(yùn)算不考慮從低位來的進(jìn)位。設(shè):A---加數(shù);B---被加數(shù);S---本位和;C---進(jìn)位。真值表71邏輯圖半加器ABCS邏輯符號=1&ABSC72二、全加器:an---加數(shù);bn---被加數(shù);cn-1---低位的進(jìn)位;sn---本位和;cn---進(jìn)位。真值表73anbncn-1sncn全加器邏輯圖邏輯符號半加器半加器1anbncn-1sncns's'c'c'74全加器的邏輯圖CiCi+1SiAiBi邏輯符號CiSiAiBi&Ci+1=1&1=1PiGi75

全加器SN74LS183的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND76Ci+1SiCi+1SiCi+1SiAiBiCi+1SiCiC4S3S2S1S0A0B0A1B1A2B2A3B3三、四位串行加法器AiBiCiAiBiCiAiBiCi77&&11&11&&11&&&11&&P*

G*C-1C0C1C2G0P0G1P1G2P2G3P3四、四位并行(超前)進(jìn)位加法器超前進(jìn)位擴(kuò)展端超前進(jìn)位形成電路78超前進(jìn)位加法器提高工作速度的途徑:設(shè)法減小進(jìn)位信號的傳遞時(shí)間進(jìn)位傳遞公式,Gi為進(jìn)位生成函數(shù),Pi為進(jìn)位傳遞函數(shù)79四位二進(jìn)制超前進(jìn)位加法電路P0G0C0S3S2S1S0A0B0A1B1A2B2A3B3全加器全加器全加器全加器C-1超前進(jìn)位形成邏輯P1G1C1P2G2C2P3G3C-1P*G*80五、用加法器設(shè)計(jì)組合邏輯電路常用于設(shè)計(jì)輸入變量與輸入變量相加,或輸入變量與常量相加的邏輯問題例1

設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路,將BCD代碼的8421碼轉(zhuǎn)換為余3碼(余3碼與8421碼相差0011)例2

試用四位并行加法器74LS283設(shè)計(jì)一個(gè)加減運(yùn)算電路,當(dāng)控制信號M=0時(shí),它將兩個(gè)輸入的四位二進(jìn)制數(shù)相加,而M=1時(shí)它將兩個(gè)輸入的四位二進(jìn)制相減,允許附加必要的門電路。813.4數(shù)值比較器比較器的分類:(1)僅比較兩個(gè)數(shù)是否相等。(2)除比較兩個(gè)數(shù)是否相等外,還要比較兩個(gè)數(shù)的大小。第一類的邏輯功能較簡單,下面重點(diǎn)介紹第二類比較器。82一、一位數(shù)值比較器功能表83&&1ABA<BA>BA=BABA>BA<BA=B邏輯圖邏輯符號84二、多位數(shù)值比較器比較原則:1.先從高位比起,高位大的數(shù)值一定大。2.若高位相等,則再比較低位數(shù),最終結(jié)果由低位的比較結(jié)果決定。85A、B兩個(gè)多位數(shù)的比較:AiBi兩個(gè)本位數(shù)(A>B)i-1(A=B)i-1(A<B)i-1低位的比較結(jié)果(A>B)i(A=B)i(A<B)i比較結(jié)果向高位輸出86每個(gè)比較環(huán)節(jié)的功能表87四位數(shù)碼比較器的真值表a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比較輸入

輸出a3b3a2b2a1b1a0b0

LES(A>B)(A=B)(A<B)88根據(jù)比較規(guī)則,可得到四位數(shù)碼比較器邏輯式:A=B:A<B:AB:89四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位進(jìn)位向高位位進(jìn)位(A<B)L(A=B)L(A>B)LA<BA=BA<B90數(shù)值比較器位數(shù)擴(kuò)展“1”必接好(A>B)L(A<B)LA>BA=BA<BA1B1A0B0A3B3A2B2(A=B)L74LS85(A>B)L(A<B)LA>BA=BA<BA1B1A0B0A3B3A2B2(A=B)L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片9124位并行比較器010A0A1A2A3B0B1B2B3A40B4(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3輸出輸入VII(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3II(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3III(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3IV(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3V(A<B)I(A>B)I(A=B)I(A<B)o(A=B)o(A>B)oB0B1B2B3A0A1A2A3B5B6B7B8A5A6A7A8A90B9B10B11B12B13A10A11A12A13A140B14B15B16B17B18A15A16A17A18A190B19B20B21B22B23A20A21A22A2392例:設(shè)計(jì)三個(gè)四位數(shù)的比較器,可以對A、B、C進(jìn)行比較,能判斷:(1)三個(gè)數(shù)是否相等。(2)若不相等,A數(shù)是最大還是最小。比較原則:先將A與B比較,然后A與C比較,若A=BA=C,則A=B=C;若A>BA>C,則A最大;若A<BA<C,則A最小??梢杂脙善?4LS85實(shí)現(xiàn)。93A=B=C&&A最大A最小&(A>B)L(A<B)LA>BA=BA<BC1C0C3C2(A=B)L(A>B)L(A<B)LA>BA=BA<BB1B0B3B2(A=B)L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論