平板顯示技術(shù)C3 TFTLCD Design

平板顯示技術(shù)

FlatPanelDisplayTechnologyRBGTFTSourceGateDrainGateline(Scanline)Sourceline(Dataline)第3章TFT-LCD液晶顯示TFT-LCDINTRODUCTIONTFTLCD主要組成及關(guān)鍵技術(shù)TFTLCD驅(qū)動(dòng)技術(shù)TFTLCD設(shè)計(jì)

象素設(shè)計(jì)＝＝陣列DESIGN==制程設(shè)計(jì)BACKLIGHTDESIGN

TFTLCD模塊設(shè)計(jì)液晶顯示最新發(fā)展(器件結(jié)構(gòu)、驅(qū)動(dòng)方式等）補(bǔ)充資料：TFT-LCD模塊構(gòu)裝5TFTLCDModuleTFT-LCDDesign工作原理TFTLCD設(shè)計(jì)2象素設(shè)計(jì)PixelDesign3TFTArray設(shè)計(jì)4PanelDesign制程設(shè)計(jì)/Process1需求分析1需求分析根據(jù)產(chǎn)品需求確定主要設(shè)計(jì)參數(shù)實(shí)例分析Numberofcolors響應(yīng)時(shí)間2象素設(shè)計(jì)PixelDesign2.1TFTPerformance2.2TFTdesignflow2.3TFTDesign2.4SignalDelay2.1TFTPerformanceTFTPerformanceinfluenceImagequality1)OncurrentSpeed,uniformity,brightness2)Offcurrent(Photo-leakagecurrent)Imagestorage,flicker3)Gate-drain(Source-drain)CapacitanceFlicker,residualimage4)VthUniformity5)StabilityTheoperationalcharacteristicsofaTFTaredeterminedbythesizesofitselectrodes,theW/Lratio,andtheoverlapbetweenthegateelectrodeandthesource-drain.MinimizingparasiticcapacitanceinTFTs

Theparasiticcapacitancesresultingfromtheoverlapofelectrodescannotbeavoidedin

staggeredTFTstructures,buttheparasiticeffectsmustbeminimizedtomaximizetheLCD'sperformance.Toreducetheoverlapbetweentheelectrodes,aself-alignprocessisoftenimplemented.等效電路及電光特性ITOelectrodeTFTCommonCommonGateLineCsCsCsonCommonDataLineSDGDataLineSApertureRatio=單一象素有效穿透面積/單一象素面積有效穿透面積當(dāng)分辨率越高或是面板尺寸越小，即畫素越來越小時(shí)。高開口率的設(shè)計(jì)是非常重要(亮度需求)。

2.2PixelDesignflow象素設(shè)計(jì)流程各種a-Si:HTFT之構(gòu)造一般非晶矽TFT之構(gòu)造以閘極在上或在下來區(qū)分,其中每種構(gòu)造又依每層結(jié)構(gòu)而有交錯(cuò)型(staggered)構(gòu)造和同平面型(coplanar)構(gòu)造。DDDDSSSSGGGGa-Si:Ha-Si:Ha-Si:Ha-Si:H(a-Si:H)(SiNx)(n+a-Si:H)Drain像素充、放電過程(*)充電Charging(1)每條水平掃描線平均分配時(shí)間tLINE=(

Frametime)/水平掃描線數(shù))實(shí)際充電時(shí)間t=tLINE

–信號(hào)延遲時(shí)間，因設(shè)計(jì)初始不知信號(hào)延遲時(shí)間，實(shí)際充電時(shí)間t可以用tLINE

的0.6~0.8倍估計(jì)象素總電容C=液晶電容CLC+儲(chǔ)存電容CS

充電電壓V=正極性最正電壓–負(fù)極性最負(fù)電壓所需充電電流I可利用公式Q(t)=It=CV設(shè)計(jì)

充電Charging(2)根據(jù)M.Shur等人所提供的經(jīng)驗(yàn)式(參考資料1)為：Ion≧6CpixelVonNrow/Tframe

(1)其中Ion為TFT的開電流，

Cpixel為象素中所要充電的電容，

Von為所要對(duì)液晶充電的電壓，

Nrow為水平掃描線數(shù)，

Tframe為畫面更新的時(shí)間＝＝》當(dāng)水平掃描線數(shù)增加(即顯示分辨率增加)，或要充電的電容增加(例如畫素面積增加)時(shí)，對(duì)TFT的開電流之需求也增加。當(dāng)此電流不足時(shí)，即無法在TFT打開的時(shí)間內(nèi)，將液晶充電至所要的電壓。充電Charging(3)由簡(jiǎn)單的半導(dǎo)體組件物理可知，TFT的開電流如下式：Ion

=(W/L)μeffCins(Vgs-Vth)Vds

(2)其中：W和L各為TFT的信道寬度和長(zhǎng)度，

μeff為等效電子移動(dòng)率，

Cins為TFT的柵極電容，

Vth為TFT的截止電壓，

除了Vd是液晶所要充電的電壓以外，可利用其它參數(shù)的改變，來增加TFT的開電流，一般而言，以增加TFT的溝道寬度W最為方便直接。以上公式只是用以粗略估計(jì)所需電流，可以應(yīng)用SPICE軟件加以仔細(xì)仿真。

TFT的漏電流（1）

當(dāng)打開TFT將電壓寫至液晶之后，即刻將TFT關(guān)閉，以將電荷保持在液晶電容上，所儲(chǔ)存的電荷若有漏失，即會(huì)造成電壓的改變，亦即?Vpixel=?Qpixel/Cpixel (3)直到新的電壓再次寫入之前，此電壓的改變不可使影像的亮度變化超過一個(gè)灰階。造成電荷漏失的原因，包括液晶本身和TFT的漏電流，若各以ILC和Ioff表示，則在直到新的電壓再次寫入之前所漏失的總電荷量可表示為：?Qpixel=(ILC+Ioff)Tframe (4)因此，對(duì)漏電流也有一個(gè)經(jīng)驗(yàn)式(參考資料1)：(ILC+Ioff)≦

CpixelVon/(TframeNgrayM) (5)其中Ngray為灰階的數(shù)目，M為一經(jīng)驗(yàn)值。

TFT的漏電流（2）

為了使施加在液晶上的電壓變化量更小，可以使Cpixel變大，所以一般在液晶顯示畫素中，會(huì)加上一個(gè)儲(chǔ)存電容，以減少漏電對(duì)電壓變化的影響。當(dāng)然，增加此儲(chǔ)存電容，對(duì)TFT的開電流之要求亦隨之增加。在液晶制造技術(shù)不斷地改善之后，液晶之漏電ILC已可被減少至可以忽略，所以由方程式(1)和(5)相除，可得到對(duì)TFT開關(guān)電流比例之特性的要求如下式：Ion

/Ioff

≧6MNrowNgray

(6)＝＝＝》隨著水平掃描線的數(shù)目和所顯示的灰階數(shù)目增加，對(duì)TFT開關(guān)電流比例之特性的要求也隨之增加。

TFT的漏電流（3）－－實(shí)例說明如圖所示TFT電流特性，假設(shè)掃描控制信號(hào)開電壓設(shè)定為15V，而關(guān)電壓設(shè)定為-2V，而其源極和漏極在0V至10V之間變動(dòng)，則對(duì)不同情況下的TFT而言，開電壓Vgs可能會(huì)在5V至15V之間變化，亦即，在最差的情況下，其Vgs僅為5V。相似地，關(guān)電壓Vgs可能會(huì)在-12V至-2V之間變化。由圖中可知，最大的漏電情況，可能發(fā)生在Vgs為-12V時(shí)，大于1pA。

電容耦合(Coupling)(1)施加在液晶上的電壓即為共電極和畫素電極之間的電壓差，當(dāng)TFT關(guān)閉時(shí)，象素電極并未連接至任何電壓源，而處在浮動(dòng)(Floating)的狀態(tài)，此時(shí)該畫素電極的周圍若有任何電壓變動(dòng)，此電壓變動(dòng)會(huì)透過寄生的電容，而偶合至畫素電極，造成其電壓的改變，因而影響施加在液晶上的電壓。在象素電容C上儲(chǔ)存的電荷Q守恒時(shí)，當(dāng)柵極電壓變化時(shí)，會(huì)經(jīng)由TFT寄生電容Cgd影響象素電壓，產(chǎn)生電容耦合值DV=(Vg,ON-Vg,OFF)x(Cgd/SC)其中SC=液晶電容CLC+儲(chǔ)存電容CS+TFT寄生電容Cgd,液晶電容CLC

可為CLC,MAX

和CLC,MIN，故電容耦合值DV可為DVMIN

和DVMAX，二者相差D(DV)=DVMAX-DVMIN，此值為共電極補(bǔ)償后液晶可能承受的直流成份

電容耦合(Coupling)(2)電容耦合(Coupling)(3)—實(shí)例列電極信號(hào)的變動(dòng)，造成象素電極之電壓的改變。當(dāng)所設(shè)計(jì)之象素電極與列電極存在面積重疊時(shí)，即產(chǎn)生電容Cpd。列電極信號(hào)由于配合所顯示的畫面，會(huì)在0V至10V之間變動(dòng)，此時(shí)象素電極之電壓，會(huì)產(chǎn)生變動(dòng)量：?Vpixel=(0~10V)[Cpd

/(Cpd+Clc+Cs+Cpd’+Cpg’+Cpg+Cdgm)]

由上式可看出，此變動(dòng)量隨列電極電壓不同而時(shí)大時(shí)小。為了降低此變動(dòng)量的效應(yīng)，唯有使其即使在最大的變動(dòng)量下，亦不足以對(duì)所顯示的亮度造成太大的影響，為達(dá)成此目的，一是使方程式(12)的分子部份變小，即減少Cpd，二是增加其分母部份，使總電容變大。但是在分母的各個(gè)電容Cpd’，Cpg’，Cpg，Cdgm中，所連接的不是列電極資料線，即是掃描控制線，在儲(chǔ)存電荷的期間會(huì)有所改變，故不可增加該等電容；只有Clc和Cs所連接的電壓源，在儲(chǔ)存電荷的期間不會(huì)改變，才能利用增加電容的方式，加大分母而減變動(dòng)量。

電容耦合(Coupling)(4)—實(shí)例2當(dāng)要將TFT由打開的狀態(tài)加以關(guān)閉時(shí)，掃描控制線會(huì)由15V降至-2V，因而產(chǎn)生變動(dòng)量：?Vpixel=(-17V)[(Cpg+Cdgm)

/(Cpd+Clc+Cs+Cpd’+Cpg’+Cpg+Cdgm)](13)即使所設(shè)計(jì)之畫素電極與掃描控制線沒有面積重疊，使Cpg為0，但如圖所示，在TFT本身即有一寄生電容Cgdm，而造成電壓變動(dòng)?Vpixel。液晶電容Clc也是一樣，以TN型液晶為例，當(dāng)液晶上所施加電壓為0V時(shí)，所有液晶分子晶軸與電極平行，其介電常約為4；

而施加電壓為+5V或-5V時(shí)，所有液晶分子晶軸與電極垂直，其介電常約為12。其電容值差別可高達(dá)三倍。

所以，即使掃描控制信號(hào)的變化是固定的，仍會(huì)因?yàn)樵诓煌妷合掠胁煌碾娙?，而造成變?dòng)量?Vpixel本身也有一個(gè)變化的范圍。故最后只有增加Cs一途。

增加儲(chǔ)存電容Cs的面積，意謂著減少象素中可透光的開口部份，而使液晶顯示器的發(fā)光效率降低。所以，TFT畫素?cái)?shù)組設(shè)計(jì)者的重點(diǎn)，即在決定最適當(dāng)之儲(chǔ)存電容Cs的面積。

CouplingandDCoffset(3)3階驅(qū)動(dòng)基本材料參數(shù)基本工藝參數(shù)設(shè)計(jì)規(guī)則(I)設(shè)計(jì)規(guī)則(II)2.3SignalDelay掃描線信號(hào)延遲(ScanDelay)

a.

金屬電極電阻R=(電阻系數(shù)r/厚度tM)(寬度W/長(zhǎng)度L)，其中(電阻系數(shù)r/厚度tM)為寬長(zhǎng)比為1時(shí)的電阻值，故又稱為片阻值R□，此R□值系由制程設(shè)定b.

絕緣層電容C=(電容系數(shù)e/厚度tINS)(電容面積A)，其中電容系數(shù)e為e0乘以該絕緣層的介電常數(shù)c.

由象素布局，可計(jì)算出每個(gè)象素掃描線上的等效電阻Rpxl與等效電容Cpxl，

其中Cpxl為連接至掃描線上的各個(gè)電容的總和(并聯(lián))，包括TFT的信道電容，TFT寄生電容Cgd，掃描線與數(shù)據(jù)線的跨線電容，掃描線與上板共電極之液晶容等等

掃描信號(hào)輸入為一方波，經(jīng)過一連串N級(jí)象素至掃描信號(hào)尾端B后，波形改變?yōu)橹笖?shù)放電形式：

VB=Vg,OFF－(Vg,OFF-Vg,ON)exp[-t/t]，其中t約等于N(N+1)*Rpxl*Cpxl/2信號(hào)延遲時(shí)間約為t的3~5倍，需符合充電時(shí)間中的假設(shè)

對(duì)信號(hào)末端的TFT而言，因掃描控制電壓無法立即由關(guān)電壓切換成開電壓，實(shí)際上對(duì)液晶的充電時(shí)間，比在信號(hào)前端的TFT更短，可能無法將液晶電容充電至所需的電壓。

因掃描控制電壓無法立即由開電壓切換成關(guān)電壓，當(dāng)其柵極與源極電壓差大于截止電壓時(shí)，例如掃描線信號(hào)由15V以近似指數(shù)的型式降至8V時(shí)，TFT仍是打開著的，此時(shí)電壓變動(dòng)量變成?Vpixel=(-10V)[(Cpg+Cdgm)

/(Cpd+Clc+Cs+Cpd’+Cpg’+Cpg+Cdgm)](16)此式與由完美脈沖所推導(dǎo)得到之方程式(13)相比，相差了70%之多。此會(huì)在數(shù)組的左右二端，造成另一種變化范圍?Vpixel)，同樣地會(huì)造成電壓偏離和直流電壓分量。所以，必須對(duì)制成信號(hào)線之金屬的阻值加以設(shè)計(jì)，例如采用更低電阻的材料或增加寬度等等，以降低信號(hào)延遲的效應(yīng)。

信號(hào)延遲的計(jì)算利用SPICE軟件計(jì)算利用公式估算2.4TFTRequirements溝道寬度及存儲(chǔ)電容的初步選擇ITOElectrodeTFTGateLineDataLineCsCsITOelectrodeTFTCommonCommonGateLineDataLineCsCsCsonCommonA.R.61%CsonGateA.R.65%SDGGDSCs

設(shè)計(jì)方式設(shè)計(jì)中面臨的問題Q1:為了增加開電流，而增加TFT的溝道寬度，會(huì)同時(shí)造成關(guān)電流和寄生電容Cgdm的增加。Q2:為了減少電壓偶合效應(yīng)而增加儲(chǔ)存電容，會(huì)造成TFT開電流之充電能力不足，以及增加信號(hào)延遲效應(yīng)。Q……………….因此，必須一次同時(shí)考量所有的設(shè)計(jì)條件才行。但是，要如何很快地得到一個(gè)完全符合考量的設(shè)計(jì)？很快地完成設(shè)計(jì)的布局呢？先利用初始設(shè)計(jì)程序來做個(gè)初步估計(jì)，以找出所要設(shè)計(jì)的產(chǎn)品之粗坯，并藉以了解到影響該設(shè)計(jì)的考量重點(diǎn)。＝》等到找到合理的粗坯設(shè)計(jì)之后，再利用SPICE等軟件做詳細(xì)仿真，將設(shè)計(jì)再精細(xì)化，以得到最大的開口率。最后再根據(jù)設(shè)計(jì)值，考量制造的誤差容許空間和量測(cè)的方便性，來執(zhí)行布局。

與所有設(shè)計(jì)考量關(guān)系最密切的二項(xiàng)設(shè)計(jì)值，一是儲(chǔ)存電容的大小，二是TFT的信道寬度，其它設(shè)計(jì)值并非不重要，而是往往不會(huì)輕易改變，例如TFT的信道長(zhǎng)度，會(huì)設(shè)定在制作能力的最小極限，以得到最大的開電流和最小的閘極負(fù)載電容。又例如柵極絕緣層或金屬導(dǎo)線層的材料和厚度等，除非設(shè)計(jì)上真的面臨無法過關(guān)的窘境，一般不會(huì)去做更動(dòng)

3PixelArrayDesign光罩及基板布局4Paneldesign面板設(shè)計(jì)Panel等效電路在TFT陣列之外，加上如雷射修補(bǔ)線，ESD防護(hù)電路，配合測(cè)試方法之Shortingbar。另外，還要加入包括微影、量測(cè)等各種機(jī)臺(tái)所需的對(duì)準(zhǔn)鍵，壓合、畫框膠、上PI膜、銀膠點(diǎn)、貼TAB等等所需的對(duì)位鍵，以及其它如測(cè)試鍵、版本編號(hào)等等。

ESD保護(hù)措施對(duì)于行掃描的等效電路行電極驅(qū)動(dòng)對(duì)于列電極的等效電路列電極驅(qū)動(dòng)對(duì)于公共電極的等效電路測(cè)試5ModuleDesign模塊設(shè)計(jì)TFT-LCD模組構(gòu)裝技術(shù)TFTModule設(shè)計(jì)考慮(一)顯示圖像格式(ImageFormat)幀率(FrameRate)水平掃描時(shí)間TFT的ION/IOFF電流水平掃描線的RC時(shí)間常數(shù)灰度誤差直流漂移TFTModule設(shè)計(jì)考慮(二)選擇合適的驅(qū)動(dòng)方式(CsonGateorCOM)選擇合適的極性反轉(zhuǎn)方式驅(qū)動(dòng)IC(Scan&Source)的選取TFTLCDs模組界面選擇TFT-LCD面板的驅(qū)動(dòng)與設(shè)計(jì)H-SPICE指令介紹MOSFETM<名稱>draingatesourcebody制程

寬帶(W)長(zhǎng)度(L)sourcegatedrainbodyH-SPICE指令介紹脈沖電源模式H-SPICE指令介紹面板設(shè)計(jì)模擬

(以SXGA為例)表3.4SXGA產(chǎn)品象素初始布局例計(jì)算等效電阻電容面板設(shè)計(jì)模擬

(以SXGA為例)首先計(jì)算象素內(nèi)的RC效應(yīng)利用表3.4所示計(jì)算等效電阻與等效電容掃描線RC效應(yīng)

RSCAN=1.8592ΩCSCAN=275.17fFSCAN有1280條*3，所以：Total：RSCAN=7.139KΩCSCAN=1.056nF信號(hào)電極之RC效應(yīng)RDATA=2.406ΩCDATA=113.35fFDATA有1024條，所以：Total：RSCAN=2.464KΩCSCAN=116.07pF面板設(shè)計(jì)模擬

(以SXGA為例)－－－掃描線等效電阻等效電容S1out1面板設(shè)計(jì)模擬

(以SXGA為例)面板設(shè)計(jì)模擬

(以SXGA為例))－－信號(hào)線等效電阻等效電容S2out2面板設(shè)計(jì)模擬

(以SXGA為例)面板設(shè)計(jì)模擬

(以SXGA為例)－－象素等效電路left1left2down1down2right2right1up2up1面板設(shè)計(jì)模擬

(以SXGA為例)d1v1023d2v1023s1023h1s1024h1d1v1024d2v1024s1023h2s1024h2d1v1d2v1s0h1s1h1d1v2d2v2s0h2s1h2d3839v1023d3840v1023s1023h3839s1024h3839d3839v1024d3840v1024s1023h3840s1024h3840d3839v1d3840v1s1h3839s1h3839d3839v2d3840v2s1h3840s1h3840Pixel1Pixel3Pixel2Pixel4