數(shù)字電路MOS邏輯門電路

3.1MOS邏輯門3.1.1數(shù)字集成電路簡介3.1.2邏輯門的一般特性3.1.3

MOS開關及其等效電路3.1.4

CMOS反相器3.1.5

CMOS邏輯門電路3.1.6

CMOS漏極開路門和三態(tài)輸出門電路3.1.7

CMOS傳輸門3.1.8

CMOS邏輯門電路的技術參數(shù)1、邏輯門:實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。2、邏輯門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門3.1.1數(shù)字集成電路簡介1.CMOS集成電路:廣泛應用于超大規(guī)模、甚大規(guī)模集成電路4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74VAUC速度加快與TTL兼容負載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負載能力強抗干擾功耗低

74系列74LS系列74AS系列

74ALS2.TTL集成電路:廣泛應用于中大規(guī)模集成電路3.1.1數(shù)字集成電路簡介扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)帶拉電流負載當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數(shù)。

高電平扇出數(shù):IOH:驅動門的輸出端為高電平電流IIH:負載門的輸入電流為。(b)帶灌電流負載當負載門的個數(shù)增加時，總的灌電流IOL將增加，同時也將引起輸出低電壓VOL的升高。當輸出為低電平，并且保證不超過輸出低電平的上限值。IOL：驅動門的輸出端為低電平電流 IIL：負載門輸入端電流之和 電路類型電源電壓/V傳輸延遲時間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3

MOS開關及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平:MOS管截止，輸出高電平當υI

<VT當υI

>VTMOS管相當于一個由vGS控制的無觸點開關。MOS管工作在可變電阻區(qū)，相當于開關“閉合”，輸出為低電平。MOS管截止，相當于開關“斷開”輸出為低電平。當輸入為低電平時：當輸入為高電平時：3.1.4

CMOS反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止導通10V10V10V0V導通截止0VVTN=2VVTP=-2V邏輯圖邏輯表達式vi(A)0vO(L)1邏輯真值表10P溝道MOS管輸出特性曲線坐標變換輸入高電平時的工作情況輸入低電平時的工作情況作圖分析：2.電壓傳輸特性和電流傳輸特性電壓傳輸特性3.CMOS反相器的工作速度在由于CMOS管導通電阻較小，充放電回路的時間常數(shù)較小。平均延遲時間：10ns。

帶電容負載A

BTN1TP1

TN2TP2L00011011截止導通截止導通導通導通導通截止截止導通截止截止截止截止導通導通1110與非門1.CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結構(b)工作原理VTN=2VVTP=-2V0V10V3.1.5CMOS邏輯門或非門2.CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止導通截止導通導通導通導通截止截止導通截止截止截止截止導通導通1000AB≥10V10VVTN=2VVTP=-2V3.異或門電路=A⊙B4.輸入保護電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內部邏輯集成邏輯門電路具有相同的輸入和輸出特性。（1）輸入端保護電路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二極管導通電壓：vDF(3)vA

<

-

vDF

當輸入電壓不在正常電壓范圍時,二極管導通，限制了電容兩端電壓的增加,保護了輸入電路。D1、D2截止D1導通,D2截止vG

=

VDD+vDFD2導通,D1截止vG=

-

vDFRS和MOS管的柵極電容組成積分網(wǎng)絡，使輸入信號的過沖電壓延遲且衰減后到柵極。

D2---分布式二極管(iD大)（2）CMOS邏輯門的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能1.CMOS漏極開路門1.）CMOS漏極開路門的提出輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流有可能導致器件的損毀，并且無法確定輸出是高電平還是低電平。3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB01（2）漏極開路門的結構與邏輯符號(c)可以實現(xiàn)線與功能;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(b)與非邏輯不變漏極開路門輸出連接(a)工作時必須外接電源和電阻;(2)上拉電阻對OD門動態(tài)性能的影響Rp的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max）

。電路帶電容負載10CLRp的值大，可保證輸出電流不能超過允許的最大值IOL(max）、功耗小。但負載電容的充電時間常數(shù)亦愈大，開關速度因而愈慢。最不利的情況：只有一個OD門導通，110為保證低電平輸出OD門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太小。當VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)當VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max)：

2.三態(tài)(TSL)輸出門電路10011截止導通111高阻

×0輸出L輸入A使能EN001100截止導通010截止截止X1邏輯功能：高電平有效的同相邏輯門013.1.7CMOS傳輸門(雙向模擬開關)

1.CMOS傳輸門電路電路邏輯符號υI

/υOυo/υIC等效電路2、CMOS傳輸門電路的工作原理

設TP:|VTP|=2V，TN:VTN=2VI的變化范圍為0V到+5V。

0V+5V0V到+5VGSN<VTN,TN截止GSP=5V(0V到+5V)=(5到0)V開關斷開，不能轉送信號GSN=0V(0V到+5V)=(0到-5)VGSP>0,TP截止1）當c=0，c=1時c=0=0V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

+5V0VGSP=0V

(2V~+5V)=-

2V~5VGSN=5V(0V~+3V)=(5~2)Vb、I=2V~5VGSN>VTN,TN導通a、I=0V~3VTN導通，TP導通GSP>|VT|,TP導通C、I=2V~3V2）當c=1，c=0時傳輸門組成的數(shù)據(jù)選擇器C=0TG1導通,TG2斷開

L=XTG2導通,TG1斷開L=YC=1傳輸門的應用CMOS邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達到或者超過TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時間tpd/ns(CL=15pF)功耗(mW)延時功耗積(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS邏輯門電路的技術參數(shù)CMOS門電路各系列的性能比較特點:功耗低、速度快、驅動力強3.2.6BiCMOS門電路I為高電平:MN、M1和T2導通，MP、M2和T1截止，輸出O為低電平。工作原理:M1的導通,迅速拉走T1的基區(qū)存儲電荷;M2截止,MN的輸出電流全部作為T2管