第1章-集成電路中晶體管及寄生效應(yīng)

第一章集成電路中的晶體管

及寄生效應(yīng)

TTL電路工藝過程IC中標(biāo)準(zhǔn)

NPN晶體管的結(jié)構(gòu)

內(nèi)容提要1.集成電路的基本概念、歷史、發(fā)展2.集成電路中的元器件結(jié)構(gòu)3.E－M模型4.有源寄生效應(yīng)及對(duì)策5.無源寄生效應(yīng)6.集成電路中的晶體管模型第1章集成電路中的晶體管及寄生效應(yīng)TTL電路工藝過程IC中標(biāo)準(zhǔn)NPN晶體管的結(jié)構(gòu)1.IC中各元件均制作于同一襯底，注定了元件與元件之間，元件與襯底之間存在寄生效應(yīng)。2.某些寄生效應(yīng)是分立電路沒有的，因此研究IC就必須了解這些寄生效應(yīng)，產(chǎn)生寄生效應(yīng)的原因減弱或消除寄生效應(yīng)的方法，避免影響電路的性能。3.可能的情況下，可以利用某些寄生效應(yīng)構(gòu)成電路所需的元件，簡化設(shè)計(jì)線路。為全面了解寄生效應(yīng)，必須熟悉IC的制造工藝及其元件的結(jié)構(gòu)與形成?！?-1典型的TTL工藝及

晶體管結(jié)構(gòu)典型的TTL工藝與平面晶體管工藝大致相同，主要差別在于“隔離”及“隱埋”。1、隔離IC中，各元件均制作在現(xiàn)襯底上，首先必須使各元件之間實(shí)現(xiàn)電隔而相互獨(dú)立，因此需引入“隔離”工藝，在硅片上形成一個(gè)個(gè)相互絕緣的小區(qū)域，再在這些小區(qū)域內(nèi)制作元件，這些小區(qū)域稱“隔離區(qū)”或“隔離島”，隔離的方法通常有PN結(jié)隔離，介質(zhì)隔離，PN結(jié)－介質(zhì)混合隔離。目前，最簡單、最低廉，也最常用的為PN結(jié)隔離，隔離的方式及結(jié)構(gòu)如下：sppABp在P型Si襯底上外延淀積N型外延層。再有選擇地?cái)U(kuò)散出P型隔離框，將N型 外延層圍成一個(gè)個(gè)獨(dú)立的隔離島，隔離框的擴(kuò)散深度大于外延層厚度。這樣隔離島與襯底及隔離框形成一個(gè)PN結(jié)，稱襯底結(jié)或隔離結(jié)，如圖所示。將襯底S接最低電位。則VAS或VBS≥0。即隔離PN結(jié)總是處于零偏或反偏狀態(tài)，僅存在微小的漏電流，故隔離島A、B處于電隔離狀態(tài)。2、隱埋現(xiàn)在我們觀察一個(gè)IC中的晶體管結(jié)構(gòu)，在計(jì)算rcs時(shí)有：rcs=rc1+rc2+rc3

CBEn＋P-sinRc1Rc2Rc3

其中rc2的截面積小，長度長，在rcs中占有主要地位，欲減小的rcs，則主要應(yīng)減小rc2。在IC制造過程引入隱埋工藝，在淀積外延層之前，在制造晶體管的位置上，預(yù)先對(duì)襯底進(jìn)行高摻雜的n+擴(kuò)散，以作為集電極的電流通道，這一工藝過程稱隱埋工藝，相應(yīng)的n+區(qū)域稱隱埋層。加隱埋層后，rcs在20Ω~60Ω之間，取決于晶體管的面積?！?-2：IC中的晶體管及其有源寄生效應(yīng)從前面的分析可知，IC中的晶體管是一外四層三結(jié)結(jié)構(gòu)。存在有源寄生效應(yīng)。準(zhǔn)確地分析其特性需處理大量的非線性問題，非常困難，因此我們假定器件為一維結(jié)構(gòu)，并引入大量的近似討論其直流特性。為此我們從簡單的pN結(jié)入手。引出埃伯斯-摩爾模型（Ebers-Moll）§1-2一、理想的pN結(jié)=極管克萊定理：其中:1.數(shù)學(xué)近似:V>2.3VT(常用V>0)時(shí),V<－2.3VT(常取V<0)時(shí),I=－IS02.一般計(jì)算:時(shí)

時(shí)I=

0

§1-23.工程估算:

正向?qū)〞r(shí)V=VF

截止時(shí)I＝0對(duì)BE結(jié)VF0.7～0.75V對(duì)BC結(jié)VF0.6～0.65V

§1-2二、雙結(jié)晶體管的E-M模型討論一個(gè)兩個(gè)pN結(jié)構(gòu)成的晶體管規(guī)定結(jié)電流及結(jié)電壓的正向?yàn)镻N當(dāng)兩PN結(jié)相距很遠(yuǎn)時(shí)，可以為互相無影響

J1J2npn+CBE

§1-2當(dāng)兩結(jié)靠得較近時(shí)，相鄰兩pN結(jié)存在晶體管效應(yīng),此時(shí)：

其中：

αR

：反向運(yùn)用共基極短路電流增益

αF

:正向運(yùn)用共基極短路電流增益

§1-2將A、B的數(shù)值代入，以矩陣表示又：

故：此即為雙結(jié)晶體管E-M模型，以圖表示：

§1-2在這里，以pN結(jié)注入電流IDE、IDC作為參考電流，故稱注入型E-M模型，利用晶體管的可逆性特性:IS為IES，ICS的公共部分，晶體管飽和電流。令則

§1-2以圖表示：稱傳輸型E-M模型將IEC，ICC兩個(gè)電流源合并，則得到非線性混合型E-M模型在CAD中，以后兩個(gè)E-M模型常用。三、四層三結(jié)E-M模型將IC中的晶體管簡化為四層三結(jié)的一維模型從模型可以看出，IC中的晶體管除主晶體管外，還存在一個(gè)寄生pN管，欲得到pN管對(duì)NPN管影響的程度，最直觀的方法是引入四層三結(jié)E-M模型，并與三層二結(jié)E-M模型進(jìn)行比較，仍規(guī)定電流電壓的正向?yàn)镻N

且代入I1，I2，I3的表達(dá)式表示為矩陣形式Spn+pnBECnpnnpn這就是四層三結(jié)晶體管E-M模型四、IC中晶體管的有源寄生效應(yīng)為便于分析，首先給出IC中晶體管的典型參數(shù)并作如下簡化：1.PN結(jié)正偏時(shí)：反偏時(shí)：2.幾部分電流相加時(shí)，若含有項(xiàng)，則其他項(xiàng)可忽略。

3.不含的幾項(xiàng)電流相加時(shí)，和含ISS項(xiàng)相比，可忽略IES，ICS項(xiàng)下面按晶體管的不同工作狀態(tài)討論寄生效應(yīng)1、NPN管正向有源,此時(shí)，VBE>0，VBC<0，VSC<0寄生晶體管截止，對(duì)NPN管基本無影響。

與普通NPN管比較，僅增加了IB、IC的反向漏電流，同時(shí)增加了一項(xiàng)襯底電流，使電流功能增加。2.NPN管截止此時(shí)，VBE<0，VBC<0，VSC<0，寄生晶體管截止，IE反向電流不變.IB、IC中增加了襯底漏電流IS。普通NPN管IC中的NPN管增大100倍，且整個(gè)電路增加了襯底漏電流。功能增大，溫度穩(wěn)定性差3.NPN管反向運(yùn)用：此時(shí)，VBE<0，VBC>0，VSC<0，寄生晶體管正向?qū)?/p>

IE，IB基本上無變化，－IC減小了

IS大大增加晶體管三個(gè)端電流對(duì)襯底漏電流的比值為：當(dāng)減小時(shí)，有用電流的比值增加，故應(yīng)盡量減小寄生晶體管的。

4．NPN管飽和

此時(shí)，VBE>0，VBC>0，VSC<0。在雙極型數(shù)字電路中，一般都只使用一個(gè)正電源，則襯底接地，考慮一個(gè)射極接地的晶體管S(Cp)pn+pnBn(Ep)EC(Bp)又

將VBC，VSC的關(guān)系代入，整理后：此時(shí)的VCE即VCES引入飽和度

極度飽和時(shí)

而對(duì)三層結(jié)構(gòu)極度飽和時(shí)故：寄生PNP管使飽和壓降下降。物理意義：集電極電流被襯底結(jié)漏電流分流下降，故Vces下降。此時(shí)襯底漏電流較大：均反比于，故應(yīng)降低。當(dāng)時(shí)，各項(xiàng)比值小于1％。五、降低有源寄生效應(yīng)的辦法綜上所述，寄生PNP管的影響主要是增加漏電流，影響隔離效果?？疾煲r底漏電流的情況：當(dāng)NPN管正向有源或截止時(shí)IS=－ISS可通過減小襯底強(qiáng)面積和選擇有關(guān)材料的電阻常調(diào)整。當(dāng)NPN管工作于反向或飽和時(shí)這部份電流很大，唯一的途徑是減小αSF，目前主板的措施有摻金及設(shè)置隱埋層。1、隱埋層的影響設(shè)置隱埋層對(duì)PNP管的影響主要有三方面：首先：加大了寄生PNP管的基區(qū)寬度，從這一點(diǎn)考慮埋層必須有足夠大的區(qū)域（超過npn管基區(qū)）其次：增加了NPN管基區(qū)濃度，減小了注入效率第三：埋層雜質(zhì)上推，雜質(zhì)電離后，成為具有一定分布的電離中心，這一電離中心為分布形成一個(gè)向上的電場，阻礙PNP管基區(qū)內(nèi)少子的運(yùn)動(dòng)。加埋層后，β可降至1～3。2、摻金金在半導(dǎo)體內(nèi)形成有效復(fù)合中心，可顯著降低載子壽命，摻金于PNP管基區(qū)內(nèi)，可使αSF＜0.01。需說明的是a、摻金濃度不宜太高，否則會(huì)使半導(dǎo)體一材料的電阻率上升（類似于雜質(zhì)補(bǔ)償）b、摻金對(duì)NPN管和PNP管的影響不一樣

例如，，此時(shí)P型基區(qū)內(nèi)電子壽命N型基區(qū)內(nèi)空穴壽命因此摻金后，盡量Au可能擴(kuò)散至整個(gè)芯片內(nèi)，但NPN管的β值仍可控制在數(shù)字電路晶體的合理范圍內(nèi)β=15～30§1-3：IC中晶體管的無源寄生效應(yīng)四層三結(jié)結(jié)構(gòu)晶體管E-M模型描述了有源寄生效應(yīng)，實(shí)際上晶體管中還存在電荷存貯效應(yīng)（以電容表證）和歐姆體電阻（以電阻表證），這些以無源元件等效應(yīng)稱無源寄生效應(yīng)。由于實(shí)際晶體管為三維結(jié)構(gòu)，且存在發(fā)射極電流集邊效應(yīng)，基區(qū)電導(dǎo)調(diào)制效應(yīng)，有效基區(qū)擴(kuò)展效應(yīng)等，精確描述無源寄生效應(yīng)非常困難，只能通過大量的近似獲得粗略的結(jié)果。

描述無源寄生效應(yīng)的典型的晶體管結(jié)構(gòu)如下

CjsCjcCjsCjsCjeRc2PRc3Rc1CEnn+B一、寄生電阻1、發(fā)射極常連電阻：Rc歐姆接觸系數(shù)量綱，Se發(fā)射極接觸孔面積。對(duì)硅接觸：一般估算中可取2、集電極串連電阻：典型值20～60Ω計(jì)算方法見《晶體管原理》3、基區(qū)電阻rb

典型值100～200Ω

計(jì)算方法見《晶體管原理》二、寄