第一章集成電路制造工藝

第一章集成電路制造工藝

集成電路（IC——IntegratedCircuit）制造工藝是集成電路實(shí)現(xiàn)的途徑，也是集成電路設(shè)計(jì)的基礎(chǔ)。1集成電路制造工藝分類1.雙極型工藝（bipolar）2.MOS工藝3.BiMOS工藝2§1-1雙極型集成電路工藝

(P1~5)3

思考題1.與分立器件工藝有什么不同？2.需要幾塊光刻掩膜版(mask)?3.每塊掩膜版的作用是什么？4.器件之間是如何隔離的？5.器件的電極是如何引出的？41.1.1典型PN結(jié)隔離工藝流程P-Sub襯底準(zhǔn)備（P型）光刻n+埋層區(qū)氧化n+埋層擴(kuò)散清潔表面5P-Sub1.1.1典型PN結(jié)隔離工藝流程（續(xù)1）生長(zhǎng)n-外延隔離氧化光刻p+隔離區(qū)p+隔離擴(kuò)散p+隔離推進(jìn)、氧化N+N+N-N-61.1.1典型PN結(jié)隔離工藝流程（續(xù)2）光刻硼擴(kuò)散區(qū)P-SubN+N+N-N-P+P+P+硼擴(kuò)散氧化71.1.1典型PN結(jié)隔離工藝流程（續(xù)3）光刻磷擴(kuò)散區(qū)磷擴(kuò)散氧化P-SubN+N+N-N-P+P+P+PP81.1.1典型PN結(jié)隔離工藝流程（續(xù)4）光刻引線孔清潔表面P-SubN+N+N-N-P+P+P+PP91.1.1典型PN結(jié)隔離工藝流程（續(xù)5）蒸鍍金屬反刻金屬P-SubN+N+N-N-P+P+P+PP101.1.1典型PN結(jié)隔離工藝流程（續(xù)6）鈍化P-SubN+N+N-N-P+P+P+PP光刻鈍化窗口后工序111.1.2典型PN結(jié)隔離工藝

光刻掩膜版匯總埋層區(qū)隔離墻硼擴(kuò)區(qū)磷擴(kuò)區(qū)引線孔金屬連線鈍化窗口GNDViVoVDDTR121.1.3外延層電極的引出歐姆接觸電極：金屬與參雜濃度較低的外延層相接觸易形成整流接觸（金半接觸勢(shì)壘二極管）。因此，外延層電極引出處應(yīng)增加濃擴(kuò)散。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB131.1.4埋層的作用1.減小串聯(lián)電阻（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長(zhǎng)。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB2.減小寄生pnp晶體管的影響（第二章介紹）141.1.5隔離的實(shí)現(xiàn)1.P+隔離擴(kuò)散要擴(kuò)穿外延層，與p型襯底連通。因此，將n型外延層分割成若干個(gè)“島”。2.P+隔離接電路最低電位，使“島”與“島”之間形成兩個(gè)背靠背的反偏二極管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻膠N+埋層N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB鈍化層151.1.6其它雙極型集成電路工藝簡(jiǎn)介對(duì)通隔離：減小隔離所占面積泡發(fā)射區(qū)：減小發(fā)射區(qū)面積磷穿透擴(kuò)散：減小串聯(lián)電阻離子注入：精確控制參雜濃度和結(jié)深介質(zhì)隔離：減小漏電流光刻膠BP-SubN+埋層SiO2P+P+P+PPN+N+N+N+CECEBB161.1.7習(xí)題P14:1.1工藝流程及光刻掩膜版的作用1.3（1）①②

識(shí)版圖1.5集成度與工藝水平的關(guān)系1.6工作電壓與材料的關(guān)系17§1.2

MOS集成電路工藝

(P5~11)

18

思考題1.需要幾塊光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？

（LocalOxidationofSilicon)

3.什么是硅柵自對(duì)準(zhǔn)(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？6.襯底電極如何向外引接？191.2.1N阱硅柵CMOS工藝主要流程

（參考P阱硅柵CMOS工藝流程）

1.襯底準(zhǔn)備P+/P外延片P型單晶片20P-Sub1.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

2.

氧化、光刻N(yùn)-阱(nwell)211.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

3.N-阱注入，N-阱推進(jìn)，退火，清潔表面N阱P-Sub22P-SubN阱1.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

4.長(zhǎng)薄氧、長(zhǎng)氮化硅、光刻場(chǎng)區(qū)(active反版)23P-Sub1.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

5.場(chǎng)區(qū)氧化（LOCOS）,清潔表面

(之前可做N管場(chǎng)區(qū)注入和P管場(chǎng)區(qū)注入，提高場(chǎng)開(kāi)啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）24P-Sub1.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

6.柵氧化,淀積多晶硅，多晶硅N+摻雜，反刻多晶（polysilicon—poly)（之前可作開(kāi)啟電壓調(diào)整注入）251.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

7.P+active注入（Pplus）（

硅柵自對(duì)準(zhǔn)）P-SubP-SubP-Sub261.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

8.

N+active注入（Nplus—Pplus的反版）

（

硅柵自對(duì)準(zhǔn)）P-SubP-SubP-Sub271.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

9.淀積BPSG，光刻接觸孔(contact)，回流P-SubP-Sub281.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

10.蒸鍍金屬1，反刻金屬1（metal1)P-Sub291.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

11.絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-SubP-Sub301.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

12.蒸鍍金屬2，反刻金屬2（metal2)P-Sub311.2.1N阱硅柵CMOS工藝主要流程（續(xù)）

13.鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub321.2.2N阱硅柵CMOS工藝

光刻掩膜版匯總簡(jiǎn)圖N阱有源區(qū)多晶PplusNplus引線孔金屬1通孔金屬2鈍化331.2.3局部氧化的作用2.減緩表面臺(tái)階3.減小表面漏電流P-SubN-阱1.提高場(chǎng)區(qū)閾值電壓341.2.4硅柵自對(duì)準(zhǔn)的作用在硅柵形成后，利用硅柵的遮蔽作用來(lái)形成MOS管的溝道區(qū)，使MOS管的溝道尺寸更精確，寄生電容更小。P-SubN-阱351.2.5MOS管襯底電極的引出NMOS管和PMOS管的襯底電極都從上表面引出，由于P-Sub和N阱的參雜濃度都較低，為了避免整流接觸，電極引出處必須有濃參雜區(qū)。P-SubN-阱361.2.6其它MOS工藝簡(jiǎn)介雙層多晶：易做多晶電容、多晶電阻、疊柵MOS器件，適合CMOS數(shù)/?；旌想娐?、EEPROM等多層金屬：便于布線，連線短，連線占面積小，適合大規(guī)模、高速CMOS電路P阱CMOS工藝，雙阱CMOS工藝E/DNMOS工藝371.2.7習(xí)題1.闡述N阱硅柵CMOS集成電路制造工藝的主要流程，說(shuō)明流程中需要哪些光刻掩膜版及其作用。2.

NMOS管源漏區(qū)的形成需要哪些光刻掩膜版。38§1.3BICMOS工藝簡(jiǎn)介雙極型工藝與CMOS工藝相結(jié)合，綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，適合模擬和數(shù)/?；旌想娐?。(P11~14)391.3.1以CMOS工藝為基礎(chǔ)的BI-MOS工藝

1.以P阱CMOS工藝為基礎(chǔ)N+N+P+P+P-wellNSubNMOSPMOSN-epiN-epiP-wellP+BLP+BLN+N+PN+N+PP+橫向NPN縱向NPN401.3.1以CMOS工藝為基礎(chǔ)的BI-MOS工藝

2.以N阱CMOS工藝為基礎(chǔ)P+P+N+N+N-wellPS