SSI分析和設計加法器編碼器

數(shù)字電路按邏輯功能分兩類：組合邏輯電路(簡稱組合電路)時序邏輯電路(簡稱時序電路)一、組合邏輯電路的特點如果一個邏輯電路在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)，這樣的電路稱為組合邏輯電路。組合邏輯電路特點：(1)電路基本元件是門電路，不含記憶單元（存儲元件）。(2)只有從輸入到輸出的通路，沒有從輸出反饋到輸入的回路。第6章組合邏輯電路6.1.1概述二、組合邏輯電路邏輯功能描述方法組合邏輯電路有n個輸入端，分別用A1、A2、…、Am表示輸入變量；有m個輸出端，分別用Y1、Y2、…、Ym表示輸出變量，輸出與輸入間的邏輯關(guān)系可以用邏輯函數(shù)描述。Y1=f1(A1、A2、…、An)Y2=f2(A1、A2、…、An)…

Ym

=fn(A1、A2、…、Am)

組合邏輯電路分析---找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，從而確定它的邏輯功能。6.1.2小規(guī)模（smallscaleintegratedcircuit）組合邏輯電路的分析方法一、基本分析方法1.根據(jù)邏輯電路圖寫出邏輯函數(shù)表達式從輸入端開始到輸出端，根據(jù)器件基本功能逐級寫出各門電路輸出端的邏輯函數(shù)表達式，直到寫出最終輸出端的邏輯函數(shù)表達式。2.將邏輯函數(shù)式化簡整理成“與或”表達式3.列出該邏輯函數(shù)真值表。4.通過真值表特點分析該電路邏輯功能。二、分析舉例例1：已知邏輯電路分析其邏輯功能。

解：(1)寫出輸出邏輯函數(shù)表達式

(2)化簡轉(zhuǎn)換成與或式(3)列出邏輯函數(shù)真值表輸入輸出ABCY00000101001110010111011101101001(4)邏輯功能分析三位判奇電路（三位奇校驗電路）三位奇偶檢測電路例2：分析電路功能解：(1)寫出函數(shù)表達式(3)功能描述。兩變量異或電路。(2)化簡，轉(zhuǎn)換成與或式=1CBF(4)改進設計。原電路輸入只需B、C兩變量，一個異或門即可。

例題3：分析給定電路功能Y5Y1Y6Y2Y3Y4&&&&&&&ACBG5G1G6G7G2G3G4Y解：(1)寫出函數(shù)表達式(2)化簡轉(zhuǎn)換成與或式Y(jié)5Y1Y6Y2Y3Y4&&&&&&&ACBG5G1G6G7G2G3G4YABCY00000101001110010111011110010110(4)功能描述。三位奇偶檢測電路。(3)列出邏輯函數(shù)真值表組合邏輯電路設計---根據(jù)給出的實際邏輯問題，求實現(xiàn)這一邏輯功能最簡邏輯電路的過程。

所用器件數(shù)最少；器件種類最少；器件之間連線最少。“最簡”-----設計方法：1.用小規(guī)模集成電路（SSI）設計----經(jīng)典法。2.用中規(guī)模集成電路（MSI）設計----功能塊法。3.用大規(guī)模集成電路設計----編程法。

6.1.3小規(guī)模（SSI）組合邏輯電路設計一、組合邏輯電路設計步驟：1、邏輯抽象列出邏輯函數(shù)真值表

★（1）分析事件因果關(guān)系，確定輸入變量和輸出變量。通常把引起事件的原因定為輸入變量，把事件的結(jié)果作為輸出變量?！铮?）定義變量的邏輯狀態(tài)含義（邏輯狀態(tài)賦值）。輸入變量和輸出變量的兩種不同狀態(tài)分別以0、1兩種狀態(tài)表示，0和1的具體含義由設計者人為選定?！铮?）根據(jù)給定因果關(guān)系列出真值表。邏輯問題真值表邏輯函數(shù)表達式邏輯圖工作波形圖卡諾圖邏輯函數(shù)邏輯抽象(因果關(guān)系)(輸入輸出)邏輯問題真值表邏輯函數(shù)表達式邏輯圖工作波形圖卡諾圖邏輯函數(shù)邏輯抽象(因果關(guān)系)(輸入輸出)1、確定輸入、輸出變量2、給變量進行邏輯狀態(tài)賦值3、由因果關(guān)系列出真值表2、把真值表轉(zhuǎn)換為對應的邏輯函數(shù)式4、根據(jù)器件種類，將邏輯函數(shù)式化簡或變換成與所選器件適應的形式使用SSI來設計，將函數(shù)式化成最簡形式；如對所用器件種類有附加限制，還應將函數(shù)式轉(zhuǎn)換成與器件種類相適應的形式。使用MSI來設計，應將函數(shù)式變換成適當形式。5、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯電路連接圖。

3、選擇邏輯器件類型根據(jù)題目具體要求，可以用SSI、MSI等來實現(xiàn)。例1：設計一個3人投票表決器，即3人中有2人或3人表示同意，則表決通過，否則不通過。ABCY00000101001110010111011100010111解：（1）邏輯抽象：①設A、B、C三人表決輸入變量；Y表決結(jié)果。②A、B、C為1表示贊成；0表示反對；Y＝1表示通過，Y=0表示被否決。③列真值表。

（2）寫出邏輯函數(shù)表達式二、設計舉例ABCF00000101001110010111011100010111Y=BC+AB+AC11110001111001BCAACBCAB（3）選擇SSI，化簡邏輯表達式Y(jié)=BC+AB+AC（4）畫邏輯電路圖例題2：試設計信號工作波形圖如圖示的邏輯電路。tttAYBtCDt00000000000000000000000000000000000001111111111111111111111111111111111111111001ABCDY00000001001000110100010101100111100010011010101111001101111011110011001011111110ABCDY0000000100100011010001010110011110001001101010111100110111101111001100101111111000110001110111111000011110000111ABCD解：1.進行邏輯抽象得真值表。2.化簡函數(shù)式并轉(zhuǎn)換成需要的形式11&≥1CBYDA3.畫邏輯電路圖6.2常用的中規(guī)模組合邏輯電路編碼器譯碼器數(shù)據(jù)選擇器數(shù)值比較器加法器函數(shù)發(fā)生器奇偶校驗器／發(fā)生器功能模塊具有相對獨立邏輯功能的集成電路1.半加器一、1位加法器輸入輸出ABCOS0000010110011110（1）邏輯抽象-真值表只考慮兩個一位二進制數(shù)相加，而不考慮來自低位的進位數(shù)的運算電路，稱為半加器。兩輸入端，加數(shù)A、被加數(shù)B；兩輸出端本位和S、向高位進位CO。（2）輸出邏輯函數(shù)表達式6.2.1加法器（3）邏輯電路圖2.全加器兩個一位二進制數(shù)相加時，不僅要考慮本位相加，若還要考慮來自低位的進位數(shù)的運算電路稱為全加器。三輸入變量A、B、CI，表加數(shù)、被加數(shù)、低位進位數(shù)；兩輸出變量S、CO，分為本位和S、向相鄰高位進位CO。

（1）邏輯抽象-真值表（2）輸出邏輯函數(shù)表達式輸入輸出ABCICOS0000000101010010111010001101101101011111（3）選用SSI，化簡函數(shù)式（4）邏輯圖CICI（3）選用SSI，化簡函數(shù)式010110100001111001BCIA001001110001111001BCIA輸入輸出ABCICOS0000000101010010111010001101101101011111（S）（CO）（4）邏輯圖111&&&&ACIB&&&&&S（1）串行進位加法器(逐位進位加法器)---將多個一位加法器進行級聯(lián)。二、多位加法器111CICICI

串行進位加法器：電路結(jié)構(gòu)比較簡單；運算速度慢。1112．超前進位加法器（快速進位加法器）通過邏輯電路事先得出每位全加器的進位輸入信號，把它們同時加到各位全加器的進位輸入端，實現(xiàn)同時進位。4位超前進位加法器8位二進制數(shù)加法器電路一片74LS283只能進行兩個4位二進制數(shù)加法運算；兩片74LS283級聯(lián)能進行兩個8位二進制數(shù)加法運算。1三、加法器應用例1：設計一個代碼轉(zhuǎn)換電路，將8421BCD轉(zhuǎn)換成余3碼。解：余三碼=8421碼+0011（Y）=（A）+0011Y3Y2Y1Y0=A3A2A1A0+0011十進制數(shù)8421BCD碼01234567890000000100100011010001010110011110001001余3碼0011010001010110011110001001101010111100編碼方案Y3Y2Y1Y0=A3A2A1A0+001174LS2835V0011余3碼8421BCD例題2：設計一個代碼轉(zhuǎn)換電路，將余3碼轉(zhuǎn)換成8421BCD碼輸出。解：余三碼=8421碼+0011（Y）=（A）+0011A3A2A1A0=Y3Y2Y1Y0–0011---減法運算利用反碼和補碼A3A2A1A0=Y3Y2Y1Y0+1101---加法運算十進制數(shù)8421BCD碼01234567890000000100100011010001010110011110001001余3碼0011010001010110011110001001101010111100編碼方案余3碼8421BCD碼缺陷：符號位的處理A3A2A1A0=Y3Y2Y1Y0+1101-------加法運算74LS2835V1101余3碼8421BCD碼余3碼8421BCDCI輸入輸出ABCY1Y20000000101010010111010001101101101011111例3：設計一個三變量多數(shù)表決器和三位奇檢測電路。（1）邏輯抽象-真值表三個輸入A、B、C；輸出Y1為三變量多數(shù)表決的結(jié)果，輸出Y2為三位奇檢測的結(jié)果。（2）輸出邏輯函數(shù)表達式（3）選擇MSI全加器，比較并轉(zhuǎn)換函數(shù)式全加器輸出令輸入A=A、B=B、C=CI，則輸出S=Y1、CO=Y2。（4）邏輯電路圖SABCY1Y26.2.2編碼器普通編碼器優(yōu)先編碼器

被編信號二進制代碼

編碼就是將數(shù)字、字母、符號等具有特定意義的信息編成相應的一組二進制代碼的過程。

能夠?qū)崿F(xiàn)編碼功能的電路稱為編碼器。編碼器分類：（1）邏輯抽象--列編碼表①

8個輸入變量----任何時刻只允許輸入一個需要被編碼的信號，否則輸出將發(fā)生混亂。1、普通編碼器②確定輸出二進制代碼位數(shù)。3個輸出Y0、Y1、Y28線—3線編碼器③列編碼表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（2）由編碼表列出邏輯函數(shù)表達式（3）SSI,化簡表達式輸入反變量，Y0，Y1，Y2輸出變量輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111編碼器編碼表對低電平0輸入信號進行編碼，稱編碼器為低電平有效。邏輯符號輸入端畫小圓圈表示低電平有效。邏輯符號輸入端沒有小圓圈表示高電平有效。8線-3線編碼器8線-3線編碼器2、優(yōu)先編碼器優(yōu)先編碼器----當兩個或多個輸入端同時有編碼的輸入信號時，電路只對優(yōu)先級別最高的信號進行編碼，不理睬優(yōu)先級別低的信號，該信號的出現(xiàn)對編碼器的編碼情況不影響，這種編碼器稱為優(yōu)先編碼器。（1）邏輯抽象—編碼表設有編碼信號輸入的端口為1，沒有編碼信號輸入的端口為0。對輸入高電平信號進行編碼輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000（2）邏輯函數(shù)式輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X10000