電工與電子技術(shù)基礎(chǔ)數(shù)字電路的基本知識(shí)電子教案_第1頁(yè)
電工與電子技術(shù)基礎(chǔ)數(shù)字電路的基本知識(shí)電子教案_第2頁(yè)
電工與電子技術(shù)基礎(chǔ)數(shù)字電路的基本知識(shí)電子教案_第3頁(yè)
電工與電子技術(shù)基礎(chǔ)數(shù)字電路的基本知識(shí)電子教案_第4頁(yè)
電工與電子技術(shù)基礎(chǔ)數(shù)字電路的基本知識(shí)電子教案_第5頁(yè)
已閱讀5頁(yè),還剩37頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

《電工與電子技術(shù)基礎(chǔ)(第2版)》

電子教案主編劉蓮青王連起中等職業(yè)學(xué)校教學(xué)用書(電子技術(shù)專業(yè))10.1基本邏輯關(guān)系10.2基本集成邏輯門電路10.3特殊門電路10.4集成門電路使用注意事項(xiàng)10.5集成門電路功能實(shí)驗(yàn)第10章數(shù)字電路的基本知識(shí)10.1基本邏輯關(guān)系10.1.1數(shù)制與碼制10.1.2邏輯函數(shù)10.1.3卡諾圖及應(yīng)用10.1基本邏輯關(guān)系10.1.1數(shù)制與碼制1.?dāng)?shù)制數(shù)制——多位數(shù)碼中每一位的構(gòu)成方法及從低位到高位的進(jìn)位規(guī)則。常用的計(jì)數(shù)進(jìn)制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制等。

十進(jìn)制(DecimalNotation)有0、1、2、3、4、5、6、7、8、9十個(gè)數(shù)字字符,這些數(shù)字符號(hào)稱為數(shù)碼。十進(jìn)制的基數(shù)是十,其計(jì)數(shù)進(jìn)位規(guī)則是“逢十進(jìn)一”,“借一當(dāng)十”。任意一個(gè)十進(jìn)制數(shù)可以寫成按位權(quán)(10n)展開的形式,位權(quán)表示數(shù)碼在數(shù)中的位置。例如:(123.45)10=1×102+2×101+3×100+4×10-1+5×10-2

其中102、101、100、10-1、10-2分別叫做十進(jìn)制數(shù)的百位、十位、個(gè)位、十分位、百分位的位權(quán)。二進(jìn)制的基數(shù)為2,分別為0和1。把二進(jìn)制數(shù)按位權(quán)(2n)展開即可求得相應(yīng)的十進(jìn)制數(shù)。例如:(1011.101)2=1×23+0×22+1×21+1×20+1×2-1+0×2-2+1×2-3=8+0+2+1+0.5+0+0.125=(11.625)10

。十六進(jìn)制的技術(shù)為16,它們是0~9,A,B,C,D,E,F(xiàn)。把十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)時(shí),只需要將其按位權(quán)(16n)展開即可求得相應(yīng)的十進(jìn)制數(shù)。例如(4C2)16=4×162+12×161+2×160=1024+192+2=(1218)102.碼制碼制——是指編碼的規(guī)則在數(shù)字電路中,二進(jìn)制數(shù)碼不僅可以用來表示數(shù)值,而且還常用來表示特定的信息。如將十進(jìn)制的0~9十個(gè)數(shù)字用二進(jìn)制數(shù)代碼表示——二—十進(jìn)制碼(BCD碼)。由于十進(jìn)制數(shù)有十個(gè)不同的數(shù)碼,所以需要4位二進(jìn)制數(shù)來表示。而4位二進(jìn)制代碼可以有24=16種不同的組合,從中取出10種組合可有許多方案。下表列出了幾種BCD碼。十進(jìn)制數(shù)8421碼余3碼5421碼2421碼5211碼余3循環(huán)碼0000000110000000000000010100010100000100010001011020010010100100010010001113001101100011001101010101401000111010001000111010050101100010000101100011006011010011001011010011101701111010101001111100111181000101110111110110111109100111001100111111111010權(quán)8421無242124215211無

10.1.2邏輯函數(shù)

1.邏輯代數(shù)

基本邏輯函數(shù)

與邏輯或邏輯非邏輯與運(yùn)算(邏輯乘)

或運(yùn)算(邏輯加)

非運(yùn)算(邏輯非)

與邏輯:決定某一事件的所有條件都具備時(shí),該事件才發(fā)生滅斷斷亮合合滅斷合滅合斷燈

Y開關(guān)

B開關(guān)

A開關(guān)

A、B都閉合時(shí),燈

Y才亮。

規(guī)定:開關(guān)閉合為邏輯1斷開為邏輯0燈亮為邏輯1燈滅為邏輯0

真值表111YAB000001010邏輯表達(dá)式Y(jié)=A·B

或Y=AB

若有0出0;若全1出1

開關(guān)A或B閉合或兩者都閉合時(shí),燈Y才亮?;蜻壿嫞簺Q定某一事件的諸條件中,只要有一個(gè)或一個(gè)以上具備時(shí),該事件就發(fā)生。滅斷斷亮合合亮斷合亮合斷燈

Y開關(guān)

B開關(guān)

A若有1出1若全0出0000111YA

B101110邏輯表達(dá)式Y(jié)=A+B≥1

非邏輯:決定某一事件的條件滿足時(shí),事件不發(fā)生;反之事件發(fā)生。開關(guān)閉合時(shí)燈滅,開關(guān)斷開時(shí)燈亮。

AY0110Y=A

1

與非邏輯先與后非若有

0

1若全

1

0100011YA

B101110011或非邏輯先或后非若有

1

0若全

0

1100YA

B001010與或非邏輯先與后或再非異或邏輯若相異出1若相同出0同或邏輯若相同出1若相異出0000011YAB101110100111YAB001010注意:異或和同或互為反函數(shù),即2.邏輯函數(shù)

1.基本公式

邏輯變量與常量的運(yùn)算公式0

·

0

=

00

·

1

=

01

·

0

=

01

·

1

=

10

+

0

=

00

+

1

=

11

+

0

=

11

+

1

=

10–1律重迭律

互補(bǔ)律

還原律

0+A=A1+A=11·A=A0·A=0A+A=AA·A=A

交換律A+B=B+AA·B=B·A結(jié)合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A(B+C)=AB+AC

A+BC=(A+B)(A+C)吸收律A+AB=A

(2)基本定理

代入定理

A

A

A

A均用代替A均用代替B均用C代替將邏輯等式兩邊的某一變量均用同一個(gè)邏輯函數(shù)替代,等式仍然成立。變換時(shí)注意:(1)

不能改變?cè)瓉淼倪\(yùn)算順序。(2)

反變量換成原變量只對(duì)單個(gè)變量有效,而長(zhǎng)非

號(hào)保持不變。原運(yùn)算次序?yàn)?/p>

反演定理

對(duì)任一個(gè)邏輯函數(shù)式

Y,將“·”換成“+”,“+”換成“·”,“0”換成“1”,“1”換成“0”,原變量換成反變量,反變量換成原變量,則得到原邏輯函數(shù)的反函數(shù)。

對(duì)偶定理對(duì)任一個(gè)邏輯函數(shù)式

Y,將“·”換成“+”,“+”換成“·”,“0”換成“1”,“1”換成“0”,則得到原邏輯函數(shù)式的對(duì)偶式

Y。

對(duì)偶規(guī)則:兩個(gè)函數(shù)式相等,則它們的對(duì)偶式也相等。

變換時(shí)注意:(1)

變量不改變

(2)

不能改變?cè)瓉淼倪\(yùn)算順序A+AB=AA·(A+B)=A

3.邏輯函數(shù)的表示方法

邏輯函數(shù)常采用真值表、邏輯函數(shù)式、邏輯圖和卡諾圖等表示。(1)真值表列出輸入變量的各種取值組合及其對(duì)應(yīng)輸出邏輯函數(shù)值的表格稱真值表。列真值表方法(1)按

n位二進(jìn)制數(shù)遞增的方式列出輸入變量的各種取值組合。(2)

分別求出各種組合對(duì)應(yīng)的輸出邏輯值填入表格。輸入輸出ABCY00000010010001111000101111011111(2)邏輯表達(dá)式表示輸出函數(shù)和輸入變量邏輯關(guān)系的表達(dá)式。簡(jiǎn)稱邏輯式。邏輯函數(shù)式一般根據(jù)真值表、卡諾圖或邏輯圖寫出。

(1)找出函數(shù)值為

1的項(xiàng)。(2)將這些項(xiàng)中輸入變量取值為

1的用原變量代替,取值為

0的用反變量代替,則得到一系列與項(xiàng)。(3)將這些與項(xiàng)相加即得邏輯式。真值表邏輯式例如

ABC1000111100110101000100100100YCBA011010001111

邏輯式為(3)

邏輯圖由邏輯符號(hào)及相應(yīng)連線構(gòu)成的電路圖。

根據(jù)邏輯式畫邏輯圖的方法:將各級(jí)邏輯運(yùn)算用相應(yīng)邏輯門去實(shí)現(xiàn)。例如畫的邏輯圖(4)卡諾圖10.1.3卡諾圖及應(yīng)用1.卡諾圖(1)最小項(xiàng):在n變量邏輯函數(shù)中,若m為包含n個(gè)因子的乘積項(xiàng),而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次(必須出現(xiàn)且只能出現(xiàn)一次),則稱m為該變量的最小項(xiàng)。n個(gè)變量有2n個(gè)最小項(xiàng)。如A,B,C三個(gè)變量的最小項(xiàng)有:共8項(xiàng)。(2)最小項(xiàng)編號(hào):若把原變量看作1,反變量看作0,則每個(gè)最小項(xiàng)都可以寫成一個(gè)二進(jìn)制數(shù),如ABC可看作111,它所表示的十進(jìn)制數(shù)是7,為了以后方便,把ABC這個(gè)最小項(xiàng)記為m7。如:(3)表示最小項(xiàng)的卡諾圖:將n個(gè)變量的全部最小項(xiàng)各用一個(gè)小方塊表示,并使具有邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰的排列起來,所得到的圖形叫做n變量最小項(xiàng)的卡諾圖。(a)(b)ABABABABm0m2m1m3AB0101ABCABCABCABCABCABCABCABCm0m2m6m4m1m3m7m5BCA0001111001a(c)ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDm0m4m12m8m1m5m13m9m3m7m15m11m2m6m14m10ABCD0001111000011110b2.卡諾圖的應(yīng)用(1)用卡諾圖表示邏輯函數(shù)

用卡諾圖表示邏輯函數(shù)

首先將Y化成最小項(xiàng)之和的形式01010111ABC012.用卡諾圖化簡(jiǎn)邏輯函數(shù)(1)畫出邏輯函數(shù)的卡諾圖;(2)合并卡諾圖中相鄰的最小項(xiàng)。

把卡諾圖中2n

個(gè)相鄰最小項(xiàng)方格用包圍圈圈起來進(jìn)行合并,直到所有有1的方格圈完為止。畫包圍圈的規(guī)則是:

1)圈要盡量少,但所有填1的方格必須被圈,不能遺漏;

2)圈要盡量大,這樣消去的變量就多,但每個(gè)圈中所包含的方格數(shù)只能是2n個(gè),且只有相鄰的1才能被圈在一起;

3)每個(gè)1可被圈多次,但每個(gè)圈中至少有一個(gè)1只被圈過一次;

4)當(dāng)卡諾圖中0較少時(shí),可圈0,然后再取反即是Y。(3)根據(jù)乘積項(xiàng)寫出最簡(jiǎn)與或式。4.用卡諾圖化簡(jiǎn)具有無關(guān)項(xiàng)的邏輯函數(shù)在分析某些具體的邏輯函數(shù)時(shí),經(jīng)常會(huì)遇到邏輯函數(shù)的變量不能任意取值,而要受到一定的制約,這種制約的關(guān)系稱為約束。有時(shí)輸入變量的某些取值下函數(shù)值可能為1也可能為0,并不影響電路的功能,在這些變量取值下,其值等于1的那些項(xiàng)稱為任意項(xiàng)。

約束項(xiàng)和任意項(xiàng)統(tǒng)稱為邏輯函數(shù)式中的無關(guān)項(xiàng),既可寫入函數(shù)式也可不寫,無關(guān)緊要。在卡諾圖中用×表示無關(guān)項(xiàng)??筛鶕?jù)需要,把它當(dāng)作1或0。將d10看成0,其余×看成1

將×看成0

ABCD00011110000111

1011

1111×××××××顯然左圖化簡(jiǎn)結(jié)果最簡(jiǎn)

解:(1)畫變量卡諾圖[例]用卡諾圖化簡(jiǎn)函數(shù)

Y=∑m(0,1,4,6,9,13)+∑d(2,3,5,7,10,11,15)ABCD00011110000111

10(2)填圖11111(4)寫出最簡(jiǎn)與

-

或式(3)畫包圍圈1×××××××

0

×10.2基本集成邏輯門電路10.2.1與門電路及功能10.2.2或門電路及功能10.2.3非門電路及功能10.2.4與非門電路及功能數(shù)字系統(tǒng)中所用的為兩值邏輯0和1,一般用高、低電平來表示。正邏輯:用高電平表示邏輯1,用低電平表示邏輯0負(fù)邏輯:用低電平表示邏輯1,用高電平表示邏輯010.2.1與門電路及功能3V0.3V3V0.3VABYVD1VD2RVCC5V&ABYABY00001010011110.2.2或門電路及功能3V0.3V3V0.3VABYVD1VD2R≥1ABYABY00001110111110.2.3非門電路及功能-VBBR2R1RC+VCCAYAY1AY011010.2.4與非門電路及功能

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Ec

R2

1.6KW

Y

VD2D2

BVD1TTL與非門典型電路由三部分組成:(1)輸入級(jí),由V1,R1,VD1和VD2組成。(2)倒相級(jí),由V2,R2和R3組成。(3)輸出級(jí),由V4,V5,VD和R4組成。2.電路工作原理

當(dāng)輸入有一個(gè)是低電平時(shí),Y輸出高電平。當(dāng)輸入均為高電平時(shí),Y輸出低電平??梢?.電壓傳輸特性AB段:截止區(qū)。BC段:線性區(qū)。CD段:轉(zhuǎn)折區(qū)。DE段,飽和區(qū)。10.3特殊門電路10.3.1集電極開路的與非門集電極開路的與非門(OC門)可以實(shí)現(xiàn)線與功能,即能夠把兩個(gè)OC門的輸出線直接連在一起。&A

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論