電路設(shè)計專用PPT

全掃描設(shè)計

和測試舉例---

王子悅CDSDSDIR1BQQNEclkFSDSDIQSDSDSDISDIQy2teteteteR3R2測試電路Au1u2u3u4u5u6R4Y9掃描輸出clksel1sel1B電路U1Asel2sel2K1U2U3U4U500A=1,

B=1,

A+B=100110001101測試向量AB=(1,1)實現(xiàn)“與”的運算。電路設(shè)計1-1sel1sel2電路U1sel1K2U2U301A=1,

B=1,

A+B=100101選擇端輸出sel1，sel2=(0,0)sel2固定輸出“1”0電路設(shè)計1-2K1K2電路U1K3U202A=1,

B=1,

A+B=11“1“01必須與K1的值保持一致，此時需確保輸出一個真“1“。確保選擇端輸出能作用于測試向量輸入。K1，K2=(1,“1”)保證向量輸出的假“1”電路設(shè)計1-31sel1sel1電路U1AU203A=1,

B=1,

A~B=10011測試向量AB=(1,1)實現(xiàn)“或”的運算。sel2sel1sel1Bsel2K4U3U4U5U6U7電路設(shè)計2-100110101110sel1sel1電路U1K3U204A=1,

B=1,

A~B=1001確保選擇端輸出能作用于測試向量輸入。K3，K3’=(1,“1”)sel2sel2U3U4電路設(shè)計3-1100K3’保證向量輸出的假“1”K5sel1sel1電路U1K4U205A=1,

B=1,

A~B=1001確保選擇端輸出能作用于測試向量輸入。K4，K4’=(1,“1”)U3電路設(shè)計3-21K4’保證向量輸出的假“1”K7sel2K5K7電路U1U206A=1,

B=1,

A~B=11“1”確保選擇端輸出能作用于測試向量輸入。K5，K7=(1,“1”)電路設(shè)計3-4保證向量輸出的假“1”sel1sel100101K10選擇端向量sel=0，包括sel1，sel2=（0，1）

sel1，sel2=（0，0）U3AA電路U1U407A=0,

B=0,

A@+B=000電路設(shè)計4-1AA001B111BAsel1U2U3U5U6U7U80100001110Y11測試向量AB=(0,0)實現(xiàn)“異或”的運算。AA電路U108A=0,

B=0,

A@+B=011電路設(shè)計4-2110BU2U51100測試向量AB=(1,1)實現(xiàn)“異或”的運算。B11U4U3Y2電路09A=0,

B=0,

A@+B=0Y1電路設(shè)計4-3sel1U2U1確保選擇端輸出能作用于測試向量輸入。Y1，Y2=(1,“1”)Y2保證向量輸出的假“1”1“1”10Y31Y2也有可能是真“1”電路10A=0,

B=0,

A@+B=0Y1電路設(shè)計4-4U1確保選擇端輸出能作用于測試向量輸入。Y1，Y2=(1,“1”)Y2保證向量輸出的假“1”1“1”Y40測試向量AB=(1,1)實現(xiàn)“同或”的運算。sel2sel2電路U1U607A=0,

B=0,

A@+B=000電路設(shè)計5-1sel1sel1110B10Y3sel2U2U5U4U7U1010000011U3Y6Y5Y4U8U9Y7Y8Y9Y10110110“1”sel2sel2電路U1U611A=0,

B=0,

A@+B=000電路設(shè)計5-1sel1sel111010Y3sel2U2U5U4U7U1010000011U3Y6Y5Y4U8U9Y7Y8Y9Y1011110“1”sel20100U11U12sel1sel1電路U1sel1sel1Y12U2U3U412A=1,

B=1,

A+B=111011101Y10電路設(shè)計5-2sel1sel1電路U1YU2U313A=1,

B=1,

A+B=10010Y12電路設(shè)計5-3K101假“1”真“1”1.描述電路所涉及的門和觸發(fā)器2.例化，實現(xiàn)該電路的所有功能3.使用RTL級代碼實現(xiàn)電路功能邏輯綜合1.RTL的結(jié)構(gòu)描述轉(zhuǎn)化為電路的結(jié)構(gòu)描述2.將設(shè)計的HDL描述轉(zhuǎn)化為門級網(wǎng)表DFT設(shè)計1.Synopsys公司的Design

Compiler（DC）工具2.設(shè)計綜合為帶有掃描鏈的門級網(wǎng)表，輸出測試協(xié)議文件。啟動dcdc_shell-tlinksourceread.scr---讀入RTL代碼

sourcedc.scr---加載dc.scrset_wire_load_modelcreat_clockSet_input_delayset_scan_stylecompile-scanInsert_dftwriteATPG使用的Synopsys公司TetraMAXTetraMAX可以在最短的時間內(nèi)，生成具有最高故障覆蓋率的最小的測試向量集。TetraMAX支持全掃描設(shè)計。啟動tmaxread_netlist../output/scanned.vread_netlist-libraryrun_build_modelrundrcAddfaultWritepatternsTEST>runatpg生成的報告：

生成測試向量1.write_patterns../pattern.stil-replace-formatstil2.write_patterns../pattern.wgl-formatWGL-serial-replace測試向量.pattern.wgl格式用工具轉(zhuǎn)化為.patternVCS運行vcs.scr啟動VCSVCS替換標準單元插入掃描鏈之后生成的網(wǎng)表文件scanned_v1.v。網(wǎng)表文件調(diào)用標準單元不能被FPGA識別將標準單元替換替換標準單元例化，實現(xiàn)該電路的所有功能檢查電路結(jié)構(gòu)仿真用Modelsim進行后仿真FPGA驗證用AS模式將程