第03章 邏輯門電路_第1頁
第03章 邏輯門電路_第2頁
第03章 邏輯門電路_第3頁
第03章 邏輯門電路_第4頁
第03章 邏輯門電路_第5頁
已閱讀5頁,還剩18頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

3.6CMOS邏輯門電路

3.6.1CMOS反相器

3.6.2CMOS門電路

3.6.3BiCMOS門電路

3.6.4CMOS傳輸門

3.6.5CMOS邏輯門電路的技術(shù)參數(shù)

3.6.0復(fù)習(xí)MOS管的有關(guān)知識13.6.0復(fù)習(xí)MOS管的有關(guān)知識大規(guī)模集成芯片集成度高,所以要求體積小,而TTL系列不可能做得很小,但MOS管的結(jié)構(gòu)和制造工藝對高密度制作較之TTL相對容易,下面我們介紹MOS器件。與雙極性電路比較,MOS管的優(yōu)點是功耗低,可達(dá)0.01mw,缺點是開關(guān)速度稍低。在大規(guī)模的集成電路中,主要采用的CMOS電路。23.6.0復(fù)習(xí)MOS管的有關(guān)知識1.N溝道MOS管的結(jié)構(gòu)P型襯底溝道區(qū)域絕緣層金屬鋁3VGS=0時,則D、S之間相當(dāng)于兩個PN結(jié)背向的串聯(lián),D、S之間不通,iD=0。3.6.0復(fù)習(xí)MOS管的有關(guān)知識2.工作原理反型層(導(dǎo)電溝道)

當(dāng)G、S間加上正電壓,且VGS>VT時,柵極與襯底之間形成電場,吸引襯底中的電子到柵極下面的襯底表面,形成一個N型的反型層--構(gòu)成D、S之間的導(dǎo)電溝道。VT被稱為MOS管的開啟電壓。由于VGS=0時,無導(dǎo)電溝道,在增強VGS

電壓后形成導(dǎo)電溝道,所以稱這類MOS管為增強型MOS管。P型襯底43.6.0復(fù)習(xí)MOS管的有關(guān)知識2.工作原理反型層(導(dǎo)電溝道)P型襯底

N溝道增強型MOS管具有以下特點:當(dāng)VGS>VT

時,管子導(dǎo)通,導(dǎo)通電阻很小,相當(dāng)于開關(guān)閉合。當(dāng)VGS<VT

時,管子截止,相當(dāng)于開關(guān)斷開;同樣,對P溝道增強型MOS管來說:當(dāng)|VGS|

<|VT|時,管子截止,相當(dāng)于開關(guān)斷開;當(dāng)|VGS|

>|VT|時,管子導(dǎo)通,導(dǎo)通電阻很小,相當(dāng)于開關(guān)閉合。53.6.1CMOS反相器1.CMOS反相器的工作原理2.CMOS反相器的特點3.CMOS反相器的傳輸特性4.CMOS反相器的工作速度61.CMOS反相器的工作原理7當(dāng)vI=0V時VDD

1.CMOS反相器的工作原理VGSN=0<

VTNTN管截止;|VGSP|=VDD>VTP

電路中電流近似為零(忽略TN的截止漏電流),VDD主要降落在TN上,輸出為高電平VOHTP管導(dǎo)通。≈VDD通止0V

8當(dāng)vI=VOH=VDD時1.CMOS反相器的工作原理VGSN=VDD>

VTNTN管導(dǎo)通;|VGSP|=0<VTP

TP管截止。此時,VDD主要降在TP管上,輸出為高電平VOL:通VOL

止VDD

92.CMOS反相器的特點因而CMOS反相器的靜態(tài)功耗極?。ㄎ⑼邤?shù)量級)。TP和TN只有一個是工作的,103.

CMOS反相器的工作速度vI=0V

在電容負(fù)載情況下,它的開通時間與關(guān)閉時間是相等的,這是因為電路具有互補對稱的性質(zhì)。平均延遲時間:10ns小iDN

CL

vO

vI

TP

TNVDD

vI=VDD小iDP

CL

vO

vI

TP

TNVDD

113.6.2

CMOS

門電路1、與非門二輸入“與非”門電路結(jié)構(gòu)如圖每個輸入端與一個NMOS管和一個PMOS管的柵極相連當(dāng)A和B為高電平時:1兩個并聯(lián)的PMOS管T3、T4兩個串聯(lián)的NMOST1、T2通通止止0101通止通1止當(dāng)A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平電路實現(xiàn)“與非”邏輯功能122.或非門電路1當(dāng)A、B全為低電平時3.6.2CMOS

門電路00輸出為高電平時132.或非門電路當(dāng)輸入端A、B都為高電平時,當(dāng)A、B全為低電平時,3.6.2CMOS

門電路當(dāng)A、B中有一個為高電平時011輸出為高電平時輸出為低電平時輸出必為低電平時143.6.3CMOS

OD門電路153.6.4CMOS

三態(tài)門電路163.6.5

CMOS傳輸門1.CMOS傳輸門電路(TG)是一種傳輸信號的可控開關(guān),截止電阻>107Ω,導(dǎo)通電阻<幾百Ω,所以是一個理想的開關(guān)。結(jié)構(gòu)對稱,其漏極和源極可互換,它們的開啟電壓|VT|=2V。它廣泛地用于采樣保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。

由互補的信號電壓來控制,分別用C和C

表示。172、CMOS傳輸門電路的工作原理設(shè)TP和TN的開啟電壓|VT|=2V,且輸入模擬信號的變化范圍為0V到+5V。

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

當(dāng)c端接低電壓0V時0V+5V0V~+5V開關(guān)斷開

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

當(dāng)c端接高電壓+5V+5V0V0V~+5V一管導(dǎo)通程度愈深,另一管導(dǎo)通愈淺,導(dǎo)通電阻近似為一常數(shù)。183.CMOS邏輯門電路的技術(shù)參數(shù)系列參數(shù)基本的CMOS(4000/4000B系列)高速CMOS(74HC系列)與TTL兼容的高速MOS(74HCT系列)與TTL兼容的高速BiCMOS(74BCT)系列tpd/ns(CL=15pF)7510132.9PD/mw0.0021.551.0020.0003~7.5DP/pJ0.1515.513.0260.00087~22CMOS門電路的性能比較19CMOS反相器傳輸特性AB段:由于UI=UGS1<UT1,|UGS2|>|UT2|,故T1截止,T2導(dǎo)通。輸出高電平UOH≈UDD。CD段:UI=UGS1>UT1,T1導(dǎo)通。UI>UDD–|UT2|,則|UGS2|<|UT2|,T2截止。輸出低電平UOL≈0V。電源電壓UDD>UT1+|UT2|,T1和T2的參數(shù)對稱,UT1=|UT2|。

UT1:NMOS的開啟電壓;

UT2:PMOS的開啟電壓。BC段:由于UT1<UI<UDD–|UT2|,所以UGS1

>UT1,|UGS2|>|UT2|,T1和T2同時導(dǎo)通。

T1和T2參數(shù)完全對稱的情況下,CMOS反相器的閾值電壓等于電源電壓的一半,獲得較大的噪聲容限。轉(zhuǎn)折區(qū)的變化率很大,CMOS反相器更接近于理想開關(guān)特性。20在每個固定的UDD情況下,UNL和UNH始終相等。國產(chǎn)4000系列CMOS電路的測試結(jié)果表明,UNL=UNH≥30%UDD。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論