集成電路工藝總復習

集成電路工藝

總復習考試方式1、閉卷2、成績構(gòu)成：平時成績（到課率、交作業(yè)）占30％期末考試70％第一章：緒論本章主要內(nèi)容

§1.1半導體產(chǎn)業(yè)介紹（書中第1章）

§1.3硅和硅片制備（書中第4章）

幾個時間節(jié)點重大發(fā)明1947年發(fā)明固體晶體管（肖克萊、巴丁、布拉頓）1957年第一個硅平面晶體管誕生1959年發(fā)明硅基集成電路（諾伊思、基爾比）集成電路時代（20世紀60年代后）集成電路發(fā)展的五個時代集成電路的概念集成電路是把電阻、電容、二極管、晶體管等多個元器件制作在一個芯片上，并具有一定功能的電路。集成度是指每個芯片上的元器件數(shù)。7.集成電路制造

集成電路制造步驟：Waferpreparation(硅片準備)Waferfabrication(硅片制造)Wafertest/sort(硅片測試和揀選)Assemblyandpackaging(裝配和封裝)Finaltest(終測)§1.1半導體產(chǎn)業(yè)介紹8.集成電路的發(fā)展趨勢芯片性能不斷提高芯片可靠性不斷提高芯片成本不斷降低§1.1半導體產(chǎn)業(yè)介紹特征尺寸（CriticalDimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工藝難度的標志，代表集成電路的工藝水平。在CMOS技術(shù)中，特征尺寸通常指多晶硅柵的線寬在雙極技術(shù)中，特征尺寸通常指接觸孔的尺寸

摩爾定律：△

IC的集成度將每一年半翻一番（即每18個月增長1倍）（由Intel公司創(chuàng)始人戈登.摩爾提出）晶胞是組成晶體的最小重復單元。硅晶胞§1.3硅和硅片制備多晶和單晶多晶硅結(jié)構(gòu)單晶硅結(jié)構(gòu)單晶：晶胞在三維空間整齊重復排列，這樣的結(jié)構(gòu)叫做單晶。單晶的原子排列長程有序。多晶：由大小不等的晶粒組成，而晶粒由晶胞在三維空間整齊重復排列構(gòu)成，這樣的結(jié)構(gòu)叫做多晶。多晶的原子排列短程有序長程無序。3.晶向晶向的表示法OA＝m1X＋m2Y＋m3Z晶向：晶胞在晶體中的方向晶面MOS集成電路通常用（100）晶面或<100>晶向雙極集成電路通常用（111）晶面或<111>晶向不同晶向的硅片，它的化學、電學、和機械性質(zhì)都不同，這會影響最終的器件性能。例如遷移率，界面態(tài)等。本章習題§1.1（書中第一章）：3、4§1.3（書中第四章）：12

本章作業(yè)§1.1（書中第一章）：

1.什么叫集成電路？寫出IC制造的５個步驟

2.集成電路的發(fā)展趨勢是什么？什么是摩爾定律？

3.什么是特征尺寸？§1.3（書中第四章）：

4.請描述多晶和單晶第二章氧化硅熱氧化2.2氧化原理硅熱氧化的概念：硅熱氧化是氧分子或水分子在高溫下與硅發(fā)生化學反應，并在硅片表面生長氧化硅的過程。氧化的工藝目的：在硅片上生長一層二氧化硅層以保護硅片表面、器件隔離、屏蔽摻雜、形成電介質(zhì)層等。氧化方式及其化學反應式：■干氧氧化：Si＋O2→SiO2■濕氧氧化：Si＋

H2O＋O2→SiO2+H2■水汽氧化：Si＋

H2O→SiO2＋

H2■

硅的氧化溫度：750℃～1100℃氧化過程氧化劑（氧分子或水分子）通過擴散到達Si與Si02界面同Si發(fā)生反應，其過程如下：1、氧化劑擴散穿過滯留層達到SiO2表面，其流密度為F1。2、氧化劑擴散穿過SiO2層達到SiO2-Si界面，流密度為F2。3、氧化劑在Si表面與Si反應生成SiO2，流密度為F3。4、反應的副產(chǎn)物離開界面。氧化物生長速率氧化層生長第一階段（≤150?）線性：氧化層生長第二階段（＞150?）拋物線生長階段：其中X為氧化層厚度B/A為線性速率系數(shù)、B為拋物線速率系數(shù)t為生長時間B/A和B與溫度、氧化劑濃度，反應室壓力等因素有關(guān)。影響二氧化硅生長的因素氧化溫度：氧化時間：摻雜效應：重摻雜的硅要比輕摻雜的氧化速率快硅片晶向：<111>硅單晶的氧化速率比<100>稍快反應室的壓力：壓力越高氧化速率越快氧化方式：濕氧氧化比干氧氧化速度快熱生長SiO2–Si系統(tǒng)中的實際電荷情況熱生長SiO2–Si系統(tǒng)在實際的SiO2–Si系統(tǒng)中，存在四種電荷：1.

可動電荷：指Na＋、K＋離子，來源于工藝中的化學試劑、器皿和各種沾污等。2.固定電荷：指位于SiO2–Si界面2nm以內(nèi)的過剩硅離子，可采用摻氯氧化降低。3.界面態(tài)：指界面陷阱電荷(缺陷、懸掛鍵），可以采用氫氣退火降低。4.陷阱電荷：由輻射產(chǎn)生。熱生長SiO2–Si系統(tǒng)在氧化工藝中，通常在氧化系統(tǒng)中通入少量的HCl氣體（濃度在3％以下）以改善SiO2的質(zhì)量。其優(yōu)點：

1、氯離子進入SiO2－Si界面與正電荷中和以減少界面處的電荷積累

2、氧化前通入氯氣處理氧化系統(tǒng)以減少可動離子沾污摻氯氧化工藝氧化消耗硅

氧化前

氧化后■氧化消耗硅的厚度是二氧化硅厚度的45％左右選擇性氧化：常用于硅的局部場氧化LOCOS

（LOCal

OxidationofSilicon）氧化前氧化后三種熱氧化層質(zhì)量對比質(zhì)量氧化水溫氧化速率均勻性重復性結(jié)構(gòu)掩蔽性干氧氧化慢好致密好濕氧氧化95℃快較好適中基本滿足水汽氧化102℃最快差疏松較差1.結(jié)構(gòu)及質(zhì)量：熱生長的比沉積的結(jié)構(gòu)致密，質(zhì)量好。2.成膜溫度：熱生長的比沉積的溫度高?？稍?00℃獲得沉積氧化層，在第一層金屬布線形成完進行，做為金屬之間的層間介質(zhì)和頂層鈍化層。3.硅消耗：熱生長的消耗硅，沉積的不消耗硅。熱生長氧化層與沉積氧化層的區(qū)別2.3SiO2結(jié)構(gòu)、性質(zhì)和用途SiO2的原子結(jié)構(gòu)：屬于非晶體、無定形結(jié)構(gòu)，Si-O四面體在空間無規(guī)則排列。物理性質(zhì)SiSiO2比重（g/cm3）2.232.20禁帶寬度（eV）1.12~8相對介電常數(shù)11.73.9熔點（℃）14171700熱導（W/cm.k）1.50.01擊穿場強（V/cm）3×1056×106

■

SiO2的物理性質(zhì)SiO2的化學性質(zhì)

SiO2的化學性質(zhì)非常穩(wěn)定，僅被HF酸腐蝕SiO2在集成電路中的用途1.

柵氧層：做MOS結(jié)構(gòu)的電介質(zhì)層（熱生長）2.

場氧層：限制帶電載流子的場區(qū)隔離（熱生長或沉積）3.

保護層：保護器件以免劃傷和離子沾污（熱生長）

4.

注入阻擋層：局部離子注入摻雜時，阻擋注入摻雜（熱生長）5.墊氧層：減小氮化硅與硅之間應力（熱生長）6.注入緩沖層：減小離子注入損傷及溝道效應（熱生長）7.層間介質(zhì)：用于導電金屬之間的絕緣（沉積）2.5快速熱處理快速熱處理（RTP）是在非常短的時間內(nèi)（經(jīng)常是幾分之一秒）將單個硅片加熱至400～1300℃溫度范圍的過程。RTP的優(yōu)點：

1.減少熱預算

2.硅中雜質(zhì)運動最小

3.冷壁加熱減少沾污

4.腔體小氣氛潔凈

5.更短的加工時間本章習題（書中第十章）：8、14、18本章作業(yè)：1.簡要描述硅熱氧化（即回答硅熱氧化的概念）2.列出熱生長氧化層在IC制造中的6種用途第三章擴散

摻雜技術(shù)之一3.1引言擴散的本質(zhì)：擴散是微觀粒子（原子、分子等）一種普遍的熱運動形式，運動的結(jié)果使?jié)舛确植稼呌诰鶆颉U散的概念：擴散是將一定數(shù)量和一定種類的雜質(zhì)摻入到硅或其它晶體中，以改變晶體的電學性質(zhì)，并使摻入的雜質(zhì)數(shù)量和分布情況都滿足要求的過程。擴散的目的：形成P－N結(jié)■雜質(zhì)在硅中的擴散機制3.2擴散原理■

擴散系數(shù)非克（Fick）第一定律：

J為擴散粒子流密度、定義為單位時間通過單位面積的粒子數(shù)，C是擴散粒子的濃度，D為擴散系數(shù)是表征雜質(zhì)擴散快慢的系數(shù)。非克第一定律表達了擴散的本質(zhì)即濃度差越大，溫度越高，擴散就越快。常用擴散雜質(zhì)形成P型硅的雜質(zhì)：B、Ga、Al（Ⅲ族元素）形成N型硅的雜質(zhì)：P、As、Sb（Ⅴ族元素）IC制造中常用的雜質(zhì)：B、P、As、SbB：硼、Ga：鎵、Al：鋁P：磷、As：砷、Sb：銻

■

雜質(zhì)在硅和SiO2中的擴散特征硅中慢擴散雜質(zhì)（擴散系數(shù)小）：B、As、Sb硅中快擴散雜質(zhì)（擴散系數(shù)大）：P、Ga、Al在SiO2中擴散系數(shù)非常小的雜質(zhì)：B、P、As、Sb在SiO2中擴散系數(shù)大的雜質(zhì)：Ga、Al

擴散雜質(zhì)的分布

1.余誤差函數(shù)分布（恒定表面源擴散屬于此分布）

其擴散方程：式中的erfc

代表余誤差函數(shù)

余誤差函數(shù)分布的特點：

a、雜質(zhì)表面濃度由該種雜質(zhì)在擴散溫度下的固溶度所決定。當擴散溫度不變時，表面雜質(zhì)濃度維持不變

b、擴散時間越長，擴散溫度越高，則擴散進入硅片內(nèi)的雜質(zhì)總量就越多

c、擴散時間越長，擴散溫度越高，雜質(zhì)擴散得越深2、高斯分布（有限源擴散屬于此分布）

其擴散方程：式中的QT為雜質(zhì)總量高斯分布的特點：

a、在整個擴散過程中，雜質(zhì)總量保持不變

b、擴散時間越長，擴散溫度越高，則雜質(zhì)擴散得越深，表面濃度越低

c、表面雜質(zhì)濃度可控方塊電阻

方塊電阻的定義：長寬相等的擴散電阻，它與長寬大小無關(guān)。方塊電阻通常用R□表示，單位為Ω/□。擴散電阻與方塊電阻的關(guān)系：

R＝ρ.L/W.Xj,當L=W時，R＝R□=ρ/Xj

因此擴散電阻R＝R□.L/W

方塊電阻可以通過四探針測試儀測量。其中ρ為擴散層的平均電阻率結(jié)深的定義雜質(zhì)擴散濃度分布曲線與襯底摻雜濃度曲線交點的位置稱為結(jié)深。結(jié)深公式余誤差分布高斯分布橫向擴散Xj橫＝（0.75～0.85）Xj縱本章習題（書中第17章）：

2、8本章作業(yè):1.簡要描述熱擴散（即回答擴散的概念）第四章：離子注入

摻雜技術(shù)之二4.1引言離子注入的概念：離子注入是在高真空的復雜系統(tǒng)中，產(chǎn)生電離雜質(zhì)并形成高能量的離子束，入射到硅片靶中進行摻雜的過程。束流、束斑

離子注入的優(yōu)點：

1.精確地控制摻雜濃度和摻雜深度

離子注入層的深度依賴于離子能量、雜質(zhì)濃度依賴于離子劑量，可以獨立地調(diào)整能量和劑量，精確地控制摻雜層的深度和濃度，工藝自由度大。

2.可以獲得任意的雜質(zhì)濃度分布

由于離子注入的濃度峰在體內(nèi)，所以基于第1點采用多次疊加注入，可以獲得任意形狀的雜質(zhì)分布，增大了設(shè)計的靈活性。離子注入的優(yōu)點：

3.雜質(zhì)濃度均勻性、重復性好

用掃描的方法控制雜質(zhì)濃度的均勻性，在1010～

1017ions/cm2的范圍內(nèi)，均勻性達到±2％而擴散在

±10％，1013ions/cm2以下的小劑量，擴散無法實現(xiàn)。4.摻雜溫度低

注入可在125℃以下的溫度進行，允許使用不同的注入阻擋層（如光刻膠）增加了工藝的靈活性

離子注入的優(yōu)點：

5.沾污少

質(zhì)量分離技術(shù)產(chǎn)生沒有沾污的純離子束，減少了由于雜質(zhì)源純度低帶來的沾污，另外低溫工藝也減少了摻雜沾污。

6.無固溶度極限

注入雜質(zhì)濃度不受硅片固溶度限制離子注入的缺點：

1.高能雜質(zhì)離子轟擊硅原子將產(chǎn)生晶格損傷

2.注入設(shè)備復雜昂貴4.2離子注入工藝原理離子注入?yún)?shù)注入劑量φ注入劑量φ是樣品表面單位面積注入的離子總數(shù)。單位：離子每平方厘米

其中I為束流，單位是庫侖每秒（安培）

t為注入時間，單位是秒

q為電子電荷，等于1.6×10－19庫侖

n為每個離子的電荷數(shù)

A為注入面積，單位為cm2—束斑注入能量離子注入的能量用電子電荷與電勢差的乘積來表示。單位：千電子伏特KEV帶有一個正電荷的離子在電勢差為100KV的電場運動，它的能量為100KEV射程、投影射程具有一定能量的離子入射靶中，與靶原子和電子發(fā)生一系列碰撞（即受到了核阻止和電子阻止）進行能量的交換，最后損失了全部能量停止在相應的位置，離子由進入到停止所走過的總距離，稱為射程用R表示。這一距離在入射方向上的投影稱為投影射程

Rp。投影射程也是停止點與靶表面的垂直距離。投影射程示意圖

第i個離子在靶中的射程Ri和投影射程Rpi平均投影射程

離子束中的各個離子雖然能量相等但每個離子與靶原子和電子的碰撞次數(shù)和能量損失都是隨機的，使得能量完全相同的同種離子在靶中的投影射程也不等，存在一個統(tǒng)計分布。離子的平均投影射程RP為

其中N為入射離子總數(shù)，RPi為第i個離子的投影射程離子投影射程的平均標準偏差△RP為其中N為入射離子總數(shù)Rp

為平均投影射程Rpi為第i個離子的投影射程離子注入濃度分布

LSS理論描述了注入離子在無定形靶中的濃度分布為高斯分布其方程為

其中φ為注入劑量

χ為離樣品表面的深度

Rp為平均投影射程△Rp為投影射程的平均標準偏差離子注入的濃度分布曲線離子注入濃度分布的最大濃度Nmax從上式可知，注入離子的劑量φ越大，濃度峰值越高從濃度分布圖看出，最大濃度位置在樣品內(nèi)的平均投影射程處離子注入結(jié)深Xj其中NB為襯底濃度例題：1.已知某臺離子注入機的束斑為2.0cm2、束流為2.0mA、注入時間為16ms，試計算硼離子（B+）注入劑量。（注：電子電荷q=1.6×10－19庫侖）

2.在N型〈111〉襯底硅片上，進行硼離子注入，形成P-N結(jié)二極管。已知襯底摻雜濃度為1×1015cm-3，注入能量：60KEV，注入劑量：5.0E14，試計算硼離子注入分布的最大摻雜濃度Nmax和注入結(jié)深。4.3離子注入效應1.溝道效應2.注入損傷3.離子注入退火溝道效應

當注入離子未與硅原子碰撞減速，而是穿透了晶格間隙時（見下圖）就發(fā)生了溝道效應。

沿<110>晶向的硅晶格視圖控制溝道效應的方法

1.傾斜硅片：常用方法

2.緩沖氧化層：離子通過氧化層后，方向隨機。

3.硅預非晶化：增加Si+注入，低能量（1KEV）淺注入應用非常有效

4.使用質(zhì)量較大的原子注入損傷

高能雜質(zhì)離子轟擊硅原子將產(chǎn)生晶格損傷

（a）輕離子損傷情況（b）重離子損傷情況離子注入退火工藝目的：消除晶格損傷，并且使注入的雜質(zhì)轉(zhuǎn)入替位位置從而實現(xiàn)電激活。1.高溫熱退火通常的退火溫度：＞950℃，時間：30分鐘左右缺點：高溫會導致雜質(zhì)的再分布。2.快速熱退火

采用PTP，在較短的時間（10－3～10－2

秒）內(nèi)完成退火。

優(yōu)點：雜質(zhì)濃度分布基本不發(fā)生變化4.4離子注入的應用在先進的CMOS工藝中，離子注入的應用：

1.深埋層注入

2.倒摻雜阱注入

3.穿通阻擋層注入

4.閾值電壓調(diào)整注入

5.輕摻雜漏區(qū)（LDD）注入

6.源漏注入

7.多晶硅柵摻雜注入

8.溝槽電容器注入

9.超淺結(jié)注入

10.絕緣體上的硅（SOI）中的氧注入本章習題（書中第17章）：25、53、55、56本章作業(yè)：1.簡要描述離子注入（即回答離子注入的概念）2.列舉離子注入優(yōu)于擴散的6點3.在P型〈100〉襯底硅片上，進行As離子注入，形成P-N結(jié)二極管。已知襯底摻雜濃度為1×1016cm-3，注入能量：100KEV，注入劑量：5.0E15，試計算砷離子注入分布的最大摻雜濃度Nmax和注入結(jié)深。第五章光刻5.1引言光刻的概念

光刻是把掩膜版上的電路圖形精確地轉(zhuǎn)移到硅片表面光刻膠膜上的過程。光刻是集成電路制造的關(guān)鍵工藝正性膠光刻5.2光刻工藝原理負性膠光刻光刻工藝的8個基本步驟

1.氣相成底膜

2.旋轉(zhuǎn)涂膠

3.軟烘

4.對準和曝光

5.曝光后烘培（PEB）

6.顯影

7.堅膜烘培

8.顯影檢查1.氣相成底膜工藝目的：增加光刻膠與硅片的粘附性。2.旋轉(zhuǎn)涂膠光刻膠是一種有機化合物，它受紫外線曝光后在顯影液中的溶解度發(fā)生顯著變化，而未曝光的部分在顯影液中幾乎不溶解。光刻膠的用途

1.做硅片上的圖形模版（從掩膜版轉(zhuǎn)移到硅片上的圖形）

2.在后續(xù)工藝中，保護下面的材料（例如刻蝕或離子注入）光刻膠的成分：1.樹脂（是一種有機聚合物材料，提供光刻膠的機械和化學特性）2.感光劑（光刻膠材料的光敏成分）3.溶劑（使光刻膠具有流動性）4.添加劑（控制光刻膠特殊方面的化學物質(zhì)，備選）光刻膠的種類：根據(jù)光刻的要求，光刻膠制成與特定波長的紫外線有顯著的光化學響應，一般按照紫外線把膠分類：i線光刻膠、g線光刻膠、DUV線光刻膠等。光刻對光刻膠的要求：1.分辨率高（區(qū)分硅片上兩個相鄰特征尺寸圖形的能力強）2.對比度好（指曝光區(qū)和非曝光區(qū)過渡的陡度）

（a）對比度差（b）對比度好3.敏感度好（是指硅片表面光刻膠中產(chǎn)生良好圖形所需要的一定波長光的最小能量值，以mJ/cm2為單位）4.粘滯性好（表征液體光刻膠流動性的一個指標，即粘度，單位用cps表示）5.粘附性好（指光刻膠與襯底表面的粘附性好）6.抗蝕性好（在后續(xù)刻蝕工藝中，光刻膠很好地保護襯底表面，膠的這種性質(zhì)稱為抗蝕性）7.顆粒少傳統(tǒng)的正性I線光刻膠溶解于顯影液的機理1.樹脂是懸浮于溶劑中的酚醛甲醛聚合物（線性酚醛樹脂）2.感光劑化合物作為強的溶解抑制劑（不溶解于顯影液）被加到線性酚醛樹脂中3.在曝光過程中，感光劑（通常為DNQ）發(fā)生光化學分解產(chǎn)生羧酸4.羧酸提高光刻膠曝光區(qū)域的線性酚醛樹脂的溶解度涂膠工藝工藝目的：形成圖形轉(zhuǎn)移的膜版。工藝方法：

1.滴膠

2.勻膠：轉(zhuǎn)速500rpm～700rpm3.旋轉(zhuǎn)：轉(zhuǎn)速3000rpm-5000rpm工藝要求：厚度：1.0μm左右均勻性：3％以內(nèi)3.軟烘工藝目的：去除光刻膠中的溶劑以改善膠的粘附性、均勻性、抗蝕性，優(yōu)化膠的光吸收特性，緩解涂膠時產(chǎn)生的應力。工藝方法：在溫度為100℃的熱板上烘60秒

4.對準和曝光對準曝光系統(tǒng)對準曝光系統(tǒng)組成

1.紫外光源

2.光學系統(tǒng)

3.投影掩膜版

4.對準系統(tǒng)

5.載片臺對準和曝光工藝目的：對準和曝光是將掩膜板上的圖形通過鏡頭由紫外線傳遞到硅片表面光刻膠膜上,形成光敏感物質(zhì)在空間的精確分布，最終達到圖形精確轉(zhuǎn)移的目的。工藝方法：

1.上掩膜版、硅片傳送

2.掩膜版對準（RA

）：掩膜版標記與光刻機基準進行激光自動對準

3.硅片粗對準（GA

）：掩膜版與硅片兩邊的標記進行激光自動對準

4.硅片精對準（FA

）：掩膜版與硅片圖形區(qū)域的標記進行激光自動對準對準標記1.投影掩膜版的對位標記(RA)：在版的左右兩側(cè)，RA與步進光刻機上的基準標記對準2.整場對準標記(GA):第一次曝光時被光刻在硅片左右兩邊，用于每個硅片的粗對準3.精對準標記(FA)：每個場曝光時被光刻的，用于每個硅片曝光場和投影掩膜版的對準

對準標記8張掩膜版及經(jīng)過8次對準和曝光形成的CMOS器件結(jié)構(gòu)5.曝光后烘培（PEB）工藝目的：使曝光后的光敏感物質(zhì)在光刻膠內(nèi)部進行一定的擴散，可有效防止產(chǎn)生駐波效應。工藝方法：在溫度為110℃的熱板烘60秒

6.顯影工藝目的：溶解硅片上曝光區(qū)域的膠膜，形成精密的光刻膠圖形。工藝方法：

1.正膠顯影液：2.38%的四甲基氫氧化銨

TMAH噴淋顯影，轉(zhuǎn)速1000rpm～1500rpm2.去離子水噴淋定影，轉(zhuǎn)速1000rpm～1500r3.原位旋轉(zhuǎn)甩干工藝要求：均勻性：3％以內(nèi)7.堅膜烘培工藝目的：使存留在光刻膠中的溶劑徹底揮發(fā)，提高光刻膠的粘附性和抗蝕性。這一步是穩(wěn)固光刻膠，對下一步的刻蝕或離子注入過程非常重要。工藝方法：在溫度為140℃的熱板烘60秒注：從曝光后烘培到堅膜烘培在自動涂膠/顯影系統(tǒng)上進行8.顯影檢查曝光光源的光譜5.3光學光刻曝光光源最常用的兩種紫外光源

1.高壓汞燈

2.準分子激光（如ArF）高強度汞燈的發(fā)射光譜（產(chǎn)生DUV248nm，不能用汞燈，而用準分子激光）高強度汞燈的發(fā)射光譜數(shù)值孔徑（NA）

透鏡能夠把一些衍射光會聚到一點成像，把透鏡收集衍射光的能力稱為透鏡的數(shù)值孔徑。（通常UV光通過掩膜版上的特征尺寸小孔會發(fā)生衍射現(xiàn)象）NA＝（n）Sinθm≈（n）×透鏡半徑/透鏡焦長

n為圖像介質(zhì)的折射率，θm為主光軸與透鏡邊緣光線的最大夾角。透鏡半徑越大數(shù)值孔徑越大成像效果越好。但受到鏡頭成本的限制。分步重復光刻機和步進掃描光刻機的NA都能做到0.60～0.68的水平分辨率（R）分辨率是將硅片上兩個相鄰的關(guān)鍵尺寸圖形區(qū)分開的能力。分辨率是光刻中一個重要的性能指標。

k為工藝因子，范圍是0.6～0.8，λ為光源的波長，NA為曝光系統(tǒng)的數(shù)值孔徑

要提高曝光系統(tǒng)的分辨率即減小特征尺寸，就要降低紫外光的波長λ

圖中分辨率為0.25μm焦深（DOF）焦深是焦點上下的一個范圍，在這個范圍內(nèi)圖像連續(xù)保持清晰。焦深類似照相的景深，集成電路光刻中的景深很小，一般在1.0μm左右。從焦深公式中看出提高分辨率降低了焦深，兩個參數(shù)互相制約。分辨率和焦深是現(xiàn)代分步重復光刻機或步進掃描光刻機非常重要的參數(shù)數(shù)值孔徑和焦深的關(guān)系套準精度套準精度是掩膜版上的圖形與硅片上的圖形的對準程度。根據(jù)光刻的要求，版上的圖形與片上圖形要精確對準。套準精度也是光刻中一個重要的性能指標。套準精度一般是特征尺寸的1/5~1/4最大曝光場駐波效應入射光和反射光發(fā)生干涉并引起光刻膠在厚度方向上的不均勻曝光，這種現(xiàn)象稱為駐波效應。駐波效應降低了光刻膠成像的分辨率。深紫外光刻膠由于反射嚴重駐波效應嚴重。光刻膠中的駐波效應駐波效應降低了光刻膠成像的分辨率，影響線寬的控制。駐波與抗反射涂層

當光刻膠下面的底層是反光的襯底（如金屬和多晶），光線將從襯底反射并可能損害臨近未曝光的光刻膠，這種反射現(xiàn)象會造成反射切入。在反光襯底上增加一層抗反射涂層（如TiN）可消除反射切入和駐波現(xiàn)象。駐波與抗反射涂層來自曝光區(qū)的光被圓片高低形貌反射，被不曝光區(qū)域的光刻膠吸收不同時代的五種光刻機

1.接觸式光刻機－20世紀70年代，特征尺寸≥5μm2.接近式光刻機－20世紀70年代，特征尺寸≥2μm3.掃描投影式光刻機－20世紀80年代初，特征尺寸≥1μm4.分步重復式光刻機－20世紀80年代后，亞/深亞微米

5.步進掃描式光刻機－近年來發(fā)展的，亞/深亞微米5.4光刻設(shè)備接觸式光刻機和接近式光刻機

接觸式光刻機和接近式光刻機的特點

1.版上圖形與片上圖形1：12.人工對準

3.版與光刻膠直接接觸浪費版光刻圖形缺陷多

接近式好些

4.特征尺寸≥5μm，2μm（接近式）

5.目前大尺寸功率器件的光刻還使用它。

分步重復式光刻機

NSR2005i9c型

NIKON光刻機分步重復式光刻系統(tǒng)

分步重復式光刻機的特點

1.版上圖形與片上圖形5：1（即縮小倍率5：1）掩膜版制造更容易更精確

2.機器自動對準

3.光刻精度高，特征尺寸：亞/深亞微米

4.對硅片的平整度和幾何形狀變化的補償較容易

5.為提高硅片處理速度，鏡頭尺寸大、曝光區(qū)域大，造成像差大，圖像畸變6.如今國內(nèi)外工藝線均使用分步重復式光刻機（日本NIKON公司、佳能公司生產(chǎn)）7.造價高，一臺0.25μm新的步進式光刻機

1000多萬人民幣本章習題：書中第14章：24、50第15章：17本章作業(yè)：1.什么是光刻？（即回答光刻的概念）2.請寫出光刻的8個基本步驟3.已知某臺分步重復光刻機的紫外光源波長為248nm、光學系統(tǒng)的數(shù)值孔徑為0.7、工藝因子為0.7，試計算該設(shè)備光刻的分辨率和焦深。

第六章：刻蝕6.1引言刻蝕的概念

用化學或物理的方法，有選擇地去除硅片表面層材料的過程稱為刻蝕。工藝目的把光刻膠圖形精確地轉(zhuǎn)移到硅片上，最后達到復制掩膜版圖形的目的?？涛g是在硅片上復制圖形的最后圖形轉(zhuǎn)移工藝，是集成電路制造的重要工藝之一?？涛g主要分三種：金屬刻蝕、介質(zhì)刻蝕、硅刻蝕刻蝕分為濕法刻蝕和干法刻蝕濕法刻蝕把硅片放在化學腐蝕液里，有選擇地去除表面層材料的過程。干法刻蝕把硅片放在氣體等離子體中，有選擇地去除表面層材料的過程。各向同性刻蝕：側(cè)向與縱向腐蝕速度相同各向異性刻蝕：側(cè)向腐蝕速度遠遠小于縱向腐蝕速度，側(cè)向幾乎不被腐蝕。

（a）各向同性刻蝕剖面（b）各向異性刻蝕剖面干法刻蝕的優(yōu)點（與濕法刻蝕比）

1.刻蝕剖面各向異性，非常好的側(cè)壁剖面控制

2.好的CD控制

3.最小的光刻膠脫落或粘附問題

4.好的片內(nèi)、片間、批間的刻蝕均勻性

5.化學品使用費用低干法刻蝕的缺點（與濕法刻蝕比）

1.對下層材料的刻蝕選擇比較差

2.等離子體誘導損傷

3.設(shè)備昂貴刻蝕參數(shù)1.刻蝕速率2.刻蝕偏差3.選擇比4.均勻性5.刻蝕剖面6.2刻蝕參數(shù)及現(xiàn)象1.刻蝕過程1）刻蝕氣體進入反應腔（以CF4為例）2）RF電場使反應氣體分解電離，產(chǎn)生等離子體3）等離子體包括高能電子、離子、原子、自由基等（CF4＋3e→CF3+＋CF2++

＋CF3＋

F）4）反應正離子轟擊樣品表面－各向異性刻蝕（物理刻蝕）

6.3干法刻蝕原理1.刻蝕過程5）反應正離子吸附表面6）反應元素（自由基和反應原子）和表面膜的表面反應－各向同性刻蝕（化學刻蝕）7）副產(chǎn)物解吸附8）副產(chǎn)物去除1.刻蝕過程

干法刻蝕過程示意圖刻蝕作用3.反應離子刻蝕（ReactiveIonEtch

，RIE）反應器平行板RIE反應器6.3干法刻蝕原理刻蝕機理反應離子刻蝕屬于物理和化學混合刻蝕，主流技術(shù)①進入真空反應室的刻蝕氣體在射頻電場的作用下分解電離形成等離子體，等離子體由高能電子、反應正離子、自由基、反應原子或原子團組成。②反應室被設(shè)計成射頻電場垂直于被刻蝕樣片表面且射頻電源電極（稱為陰極）的面積小于接地電極（稱為陽極）的面積時，在系統(tǒng)的電源電極上產(chǎn)生一個較大的自偏置電場。③等離子體中的反應正離子在自偏置電場中加速得到能量轟擊樣片表面，這種離子轟擊不僅對樣片表面有一定的濺射作用形成物理刻蝕，而且提高了表面層自由基和反應原子或原子團的化學活性，加速與樣片的化學反應。④由于離子轟擊的方向性，遭受離子轟擊的底面比未遭受離子轟擊的側(cè)面的刻蝕要快得多，達到了很好的各向異性。4.高密度等離子體反應離子刻蝕傳統(tǒng)的RIE系統(tǒng)不能滿足小于0.25μm高深寬比圖形的刻蝕要求，于是發(fā)展了高密度等離子體RIE系統(tǒng)。高密度等離子體刻蝕系統(tǒng)有電子回旋振蕩RIE系統(tǒng)、電感耦合等離子體RIE系統(tǒng)、磁增強RIE系統(tǒng)等。高密度等離子體的離化率達到10%而傳統(tǒng)最大0.1%反應器第三個電極：ICP（Inductively

Coupled

Plasma）電極優(yōu)點：結(jié)構(gòu)簡單，成本低三極平行板RIE反應器高密度等離子體反應離子刻蝕的特點：

1.等離子體中反應基密度大增加了刻蝕速率

2.系統(tǒng)中引入磁場使反應離子具有高方向性，可獲得高深寬比的槽；

3.系統(tǒng)的自偏壓低，反應離子的能量低，因而減小對Si片表面的轟擊損傷。6.4干法刻蝕的應用刻蝕材料的種類：介質(zhì)、硅和金屬三類

ULSI對刻蝕的挑戰(zhàn)

1.大直徑硅片（φ200mm以上）的刻蝕均勻性

2.深亞微米特征尺寸、高深寬比（達到6：1）的成功刻蝕

3.對下層材料的高選擇比（50：1）

ULSI對刻蝕的要求

1.對不需要刻蝕的材料（主要是光刻膠和下層材料）的高選擇比

2.可接受產(chǎn)能的刻蝕速率

3.好的側(cè)壁剖面控制

4.好的片內(nèi)均勻性

5.低的器件損傷

6.寬的工藝窗口介質(zhì)的干法刻蝕1.氧化硅的刻蝕工藝目的：刻蝕氧化硅通常是為了制作接觸孔和通孔工藝方法：刻蝕氣體：（CF4＋H2＋Ar＋He）或（CHF3＋Ar＋He）刻蝕系統(tǒng)：平行板式或桶式反應離子刻蝕RIE系統(tǒng)，亞0.25微米以下采用ICP－RIE系統(tǒng)工作壓力：≤0.1Torr，亞0.25微米≤10mTorr刻蝕機理：在RF作用下工藝氣體分解電離：

CHF3＋Ar＋He＋3e→CF3+＋CF3

＋

HF

＋

F

＋Ar+＋He+

CF3是刻蝕SiO2的主要活性基，與SiO2發(fā)生化學反應：

4CF3＋3SiO2→3SiF4↑＋2CO2↑＋2CO↑物理和化學混合刻蝕，物理刻蝕：Ar＋、CF3＋，化學刻蝕：CF3H的作用：以HF的形式除去一些腐蝕Si的活性基（F原子）提高對下層Si的選擇比He的作用：做為稀釋劑改善刻蝕均勻性硅的干法刻蝕1.多晶硅的刻蝕工藝目的：在CMOS工藝中，形成MOS柵電極，是特征尺寸刻蝕。工藝方法：刻蝕氣體：Cl2＋Ar刻蝕系統(tǒng)：平行板式RIE或ICP-RIE系統(tǒng)工作壓力：小于0.1Torr，亞0.25微米≤10mTorr刻蝕機理：氣體分解電離：Cl2＋Ar

＋2e→Cl+＋

Cl＋Ar+

Cl活性基與Si化學反應：4Cl＋Si→SiCl4↑物理和化學混合刻蝕不用SF6等F基氣體是因為Cl基氣體刻蝕多晶硅對下層的柵氧化層有較高的選擇比刻蝕要求：對0.15微米技術(shù)IC的柵氧化硅的選擇比大于

150：1，以防止柵氧化層穿通。

金屬的干法刻蝕1.Al的刻蝕工藝目的：形成IC的金屬互連工藝方法：刻蝕氣體：Cl2＋BCl3＋CHF3刻蝕系統(tǒng)：同氧化硅的刻蝕工作壓力：同氧化硅的刻蝕

刻蝕機理：物理和化學混合刻蝕

Cl2用于鋁主刻蝕BCl3用于鋁表面的Al2O3的刻蝕CHF3用于刻蝕鋁上層的抗反射膜（TiN）和鋁下層的Ti金屬鋁的刻蝕步驟多，工藝復雜本章習題：書中第16章：9、12、46本章作業(yè):1.什么是刻蝕？（即回答刻蝕的概念），刻蝕的工藝目的是什么？2.列舉5個刻蝕參數(shù)3.描述反應離子刻蝕（即回答反應離子刻蝕機理）第七章：沉積化學氣相沉積薄膜特性（即集成電路對薄膜的要求）

1.好的臺階覆蓋能力

2.填充高深寬比間隙的能力

3.好的厚度均勻性

4.高純度和高密度

5.受控制的化學劑量

6.高度的結(jié)構(gòu)完整性和低的應力

7.好的電學特性

8.對襯底材料或下層膜有好的粘附性7.1引言成膜術(shù)語金屬層是電路中元器件的互連線。介質(zhì)層是硅器件與金屬層之間或金屬層與金屬層的電絕緣層。也稱為層間介質(zhì)ILD（InterLayer

Dielectric）薄膜沉積技術(shù)分類、濺射7.2化學氣相沉積原理化學氣相沉積CVD的概念

（ChemicalVaporDeposition）化學氣相沉積是利用電阻加熱、等離子體、光輻射等能源使某些氣態(tài)物質(zhì)發(fā)生化學反應，生成固態(tài)物質(zhì)并沉積在襯底表面形成薄膜的過程。CVD生長簡化過程影響CVD生長速率的因素

1.質(zhì)量傳輸限制（常壓CVD）

2.表面反應限制（低壓CVD）

3.CVD氣流動力學

4.CVD反應中的壓力CVD過程中的摻雜（原位摻雜）

1.生長BPSG（做ILD－1）

SiH4

＋PH3＋B2H6＋O2→SiO2

＋P＋B＋H2P2O5和B2O3的含量分別控制≤4％、2～6％

2.生長摻磷的Poly－SiSiH4

＋PH3→Si＋P＋H2低壓LPCVD系統(tǒng)7.3化學氣相沉積工藝低壓LPCVD工藝LPCVDSiO2：摻雜和不摻雜的主要用做ILD、淺槽介質(zhì)填充和側(cè)墻等。2.用TEOS熱分解沉積SiO2：

Si（C2H5O4）

→SiO2＋H2O＋CO2

溫度：650℃～750℃

壓力：0.1～5.0Torr

沉積速率：10～15nm/分（遠遠小于APCVD）優(yōu)點：臺階覆蓋能力和間隙填充能力都好。

LPCVD的優(yōu)點：膜致密，顆粒少。

LPCVD的缺點：沉積速率慢。LPCVDSi3N4LPCVDSi3N4的用途：

1.在局部氧化（LOCOS）中，做氧化阻擋層

2.做硬掩膜用于淺槽隔離

3.用做電容介質(zhì)工藝：

SiH2Cl2＋4NH3→Si3N4＋6HCl

＋6H2

溫度：700℃～800℃

壓力：0.1～5.0Torr影響Si3N4薄膜質(zhì)量的主要因素：

1.總反應壓力

2.反應物濃度

3.沉積溫度和溫度梯度LPCVDPoly－Si（多晶硅）LPCVDPoly－Si的用途：

1.摻雜的Poly－Si在MOS器件中用做柵電極

2.摻雜的Poly－Si做多晶電阻及橋聯(lián)

3.PIP電容的上下電極工藝：

SiH4→Si＋2H2

溫度：575℃～650℃

壓力：0.2～1.0Torr

沉積速率：10～20nm/分摻雜的Poly－Si做柵電極的原因

1.通過摻雜可得到特定的電阻

2.與SiO2有優(yōu)良的界面特性

3.和后續(xù)高溫工藝的兼容性

4.比金屬電極（如Al）更高的可靠性

5.在陡峭的結(jié)構(gòu)上沉積的均勻性

6.實現(xiàn)柵的自對準工藝原位摻雜Poly－Si：AsH3、PH3、B2H6非原位摻雜Poly－Si：

也可在沉積后進行擴散或離子注入摻雜等離子增強化學氣相沉積的概念PECVD（PlasmaEnhancedCVD）

PECVD是通過在真空腔中給反應氣體施加等離子體能量（即通常施加射頻功率幾百瓦，頻率幾百千赫），使反應氣體激發(fā)產(chǎn)生化學活性很強的分子、原子，加速化學反應沉積成膜?！鯬ECVDSiO2工藝：

1.用SiH4加O2

沉積SiO2：

SiH4＋O2→SiO2＋H2

溫度：350℃

壓力：0.1～1.0Torr

沉積速率：50～60nm/min

缺點：顆粒較多■

PECVDSiO2的特點：

1.PECVD的成膜溫度比APCVD和LPCVD還要低（通常在300℃～400℃）

2.沉積速率高

3.冷壁反應，產(chǎn)生顆粒少

4.與APCVDSiO2比更均勻，針孔少■

PECVDSiO2的用途：

1.做頂層的鈍化層

2.做ILD和槽填充■

PECVD氮化硅工藝

SiH4＋NH3→SixNY

HZ＋

H2

SiH4＋N2→SixNY

HZ＋

H2

溫度：350℃

壓力：0.1～1.0Torr

沉積速率：20～30nmPECVD氮化硅的特點：

1.冷壁反應，產(chǎn)生顆粒少

2.氮化硅膜的成分不成化學比

3.應力比較大■

PECVD氮化硅的用途：

主要做頂層的鈍化層7.5外延外延的概念外延是在單晶襯底上生長與襯底晶格結(jié)構(gòu)、晶向完全相同的單晶薄膜的過程。硅氣相外延VPE

（VaporPhaseEpitaxy）：是利用硅的氣態(tài)化合物（例如通常是SiCl4、SiH2Cl2

）和H2在真空腔中加熱反應沉積在單晶襯底上。

外延VPE工藝VPE是一種化學氣相沉積（CVD），其工藝如下：

SiCl4

＋H2→Si＋HCl

（用于常壓外延）

SiH2Cl2＋H2→Si＋HCl

（用于低壓外延）反應溫度：1100～1200℃射頻感應加熱反應壓力：60～150Torr

生長速率：300nm/分外延設(shè)備：國內(nèi)外現(xiàn)流行桶式反應爐外延摻雜

在反應腔通入AsH3

、PH3、B2H6可實現(xiàn)砷、磷、硼等雜質(zhì)在外延中的摻雜，形成不同摻雜濃度的N型硅外延層或P型硅外延層。外延的特點

根據(jù)要求控制導電類型、電阻率、厚度等且與襯底的摻雜種類、摻雜濃度無關(guān)，基于此能做出性能優(yōu)良的IC器件：例如雙極電路由于有了P襯底N外延使隔離變得容易；為改善電路性能，由于有外延，高濃度埋層的植入輕易實現(xiàn)。本章習題（書中第11章）：15、26、40本章作業(yè):1.請回答化學氣相沉積CVD的概念2.描述CVD生長的簡化過程。寫出影響CVD生長速率的因素3.沉積多晶硅采用什么CVD工具？寫出摻雜的

Poly－Si做柵電極的6個原因第八章：蒸發(fā)與濺射電子束蒸發(fā)的概念：電子束蒸發(fā)是電子束加熱方式的蒸發(fā)，是在高真空中，電子槍發(fā)出電子經(jīng)系統(tǒng)加速聚焦形成電子束、再經(jīng)磁場偏轉(zhuǎn)入射到坩鍋的成膜材料上加熱，并使之變成氣態(tài)原子沉積到硅片上的物理過程。工藝目的在IC晶片上形成金屬互連結(jié)構(gòu)8.2蒸發(fā)工藝原理電子束蒸發(fā)系統(tǒng)

電子束蒸發(fā)系統(tǒng)電子束蒸發(fā)過程1.在高真空腔中，電子槍發(fā)射的電子經(jīng)加速獲得足夠的動能并聚焦形成電子束。

2.電子束經(jīng)磁場偏轉(zhuǎn)，向成膜材料轟擊加熱并使之蒸發(fā)

3.成膜材料蒸發(fā)出的原子或分子在高真空環(huán)境下的平均自由程增加，并以直線運動形式撞到硅片表面凝結(jié)形成薄膜。蒸發(fā)的優(yōu)點：

1.金屬膜沉積速率高，常用于功率器件的厚金屬化電極（厚度達到5.0μm）蒸發(fā)的缺點：

1.臺階覆蓋能力差

2.不能沉積金屬合金因缺點1，大規(guī)模IC工藝中，蒸發(fā)被濺射所替代8.3濺射工藝原理濺射的概念：濺射是在高真空下，利用高能粒子撞擊具有高純度的靶材料表面，撞擊出的原子最后沉積在硅片上的物理過程。在濺射工藝中，選惰性氣體氬Ar離子為高能粒子，不與其它物質(zhì)發(fā)生化學反應，是重離子獲得的能量大。工藝目的：同蒸發(fā)濺射過程濺射有6個基本步驟：

1.在高真空腔等離子體中產(chǎn)生正氬離子，并向具有負電勢的靶材料加速

2.在加速中離子獲得動能，并轟擊靶

3.離子通過物理過程從靶表面撞擊出（濺射）原子

4.被撞擊出（濺射）的原子遷移到硅表面

5.被濺射的原子在硅片表面凝聚并形成膜。薄膜具有與靶相同的材料組分

6.多于粒子由真空泵抽走濺射離子的能量范圍0.5KEV～5.0KEV能量太小轟擊不出來靶材料原子，能量太大產(chǎn)生氬離子注入現(xiàn)象。濺射率（濺射產(chǎn)額）每個入射離子轟擊出的靶原子數(shù)影響濺射率的因素

1.轟擊離子的入射角

2.靶材料的組分和它的幾何因素

3.轟擊離子的質(zhì)量

4.轟擊離子的能量濺射的優(yōu)點：

1.臺階覆蓋能力好

2.能沉積金屬合金（成膜組分與靶材組分相同）濺射的缺點：

1.濺射速率低磁控濺射的概念磁控濺射是一種高密度等離子體濺射，是利用靶表面附近的正交電磁場使電子平行靶表面做回旋運動，從而大大增加了與氬原子的碰撞幾率，顯著地提高了等離子體區(qū)的Ar離子密度，使濺射速率成倍增加。在濺射技術(shù)中，磁控濺射占主流。磁控濺射的優(yōu)點：

1.比普通濺射的濺射速率提高了5～40倍

2.使用射頻電源，能濺射介質(zhì)

3.濺射時基片溫升低（基本上不受電子轟擊，二次電子損傷小）磁控濺射系統(tǒng)

磁控濺射系統(tǒng)8.4蒸發(fā)和濺射的比較特點優(yōu)點缺點電子束蒸發(fā)1.成膜速率高（能蒸發(fā)5微米厚的鋁膜）1.臺階覆蓋差2.不能沉積合金材料磁控濺射1.能沉積復雜的合金材料2.能沉積難熔金屬和非金屬3.臺階覆蓋好4.很好的均勻性控制5.能多腔集成去除表面沾污（原位反濺刻蝕）1.成膜速率適中2.設(shè)備復雜昂貴8.5先進的金屬化技術(shù)芯片金屬化技術(shù)術(shù)語

1.

金屬化是在芯片制造過程中，在絕緣介質(zhì)膜上沉積金屬膜以及隨后刻印圖形以便形成互連金屬線和孔填充塞的過程。

2.

互連指導電材料如鋁、多晶硅或銅制成的連線用以傳輸電信號

3.

接觸是指硅芯片內(nèi)的器件與第一金屬層之間在硅表面的連接

4.

通孔是穿過各層介質(zhì)層從某一金屬層到相鄰的另一金屬層形成電通路的開口

5.

填充薄膜是指金屬薄膜填充通孔以便在兩層金屬層之間形成電連接。集成電路金屬化技術(shù)常用的金屬種類鋁鋁銅合金銅阻擋層金屬硅化物金屬填充塞歐姆接觸金屬與硅接觸時，該系統(tǒng)的I－V特性曲線符合歐姆定律，這樣的接觸被稱為歐姆接觸。阻擋層金屬阻擋層金屬的作用

1.提高歐姆接觸的可靠性；

2.消除淺結(jié)材料擴散或結(jié)穿刺；

3.阻擋金屬雜質(zhì)的擴散（如銅擴散）阻擋層金屬的基本特性

1.有很好的阻擋擴散特性

2.低電阻率具有很低的歐姆接觸電阻

3.與半導體和金屬的粘附性好，接觸良好

4.抗電遷徙

5.膜很薄且高溫下穩(wěn)定性好

6.抗腐蝕和氧化常用的阻擋層金屬

1.Ti＋TiN2.Ta＋TaN（主要用于銅布線）硅化物硅化物是在高溫下難熔金屬（通常是鈦Ti、鈷

Co）與硅反應形成的金屬化合物（如TiSi2、

CoSi2

）硅化物的作用

1.降低接觸電阻，

2.作為金屬與有源層的粘合劑。硅化物的基本特性

1.電阻率低（Ti：60μΩ－cm

，TiSi2

：13～

17μΩ－cm

）

2.高溫穩(wěn)定性好，抗電遷徙性能好

3.與硅柵工藝的兼容性好常用的硅化物

1.硅化鈦TiSi22.硅化鈷CoSi2

（0.25um及以下）自對準金屬硅化物的形成本章習題（書中第12章）：1、6、11、13本章作業(yè)：1.簡要描述濺射（即回答濺射的概念）2.列出并解釋濺射過程的6個步驟，并寫出濺射的優(yōu)點3.列出并描述金屬用于IC制造的7種要求第十章：工藝集成

7大工藝步驟：

1.雙阱工藝

2.LOCOS隔離工藝

3.多晶硅柵結(jié)構(gòu)工藝

4.源/漏（S/D）注入工藝

5.金屬互連的形成

6.制作壓點及合金

7.參數(shù)測試§10.2早期基本的3.0μmCMOS集成電路工藝技術(shù)

§10.2早期基本的3.0μmCMOS集成電路工藝技術(shù)

■工藝流程：1.雙阱工藝備片→初氧氧化→光刻N阱區(qū)→N阱磷注入→刻蝕初氧層→光刻P阱區(qū)→P阱硼注入→阱推進2.LOCOS隔離工藝墊氧氧化→氮化硅沉積→光刻有源區(qū)→光刻NMOS管場區(qū)→NMOS管場區(qū)硼注入→場區(qū)選擇氧化3.多晶硅柵結(jié)構(gòu)工藝去除氮化硅→柵氧化→多晶硅沉積→多晶摻磷→光刻多晶硅工藝流程（續(xù)）：4.源/漏（S/D）注入工藝光刻NMOS管源漏區(qū)→NMOS管源漏區(qū)磷注入→光刻PMOS管源漏區(qū)→PMOS管源漏硼注入5.金屬互連的形成BPSG沉積→回流/增密→光刻接觸孔→濺射Si-Al-Cu→光刻金屬互連6.制作壓點及合金鈍化→光刻壓焊窗口→合金7.參數(shù)測試備片→初氧氧化→光刻N阱區(qū)→N阱磷注入→刻蝕初氧層→光刻P阱區(qū)→P阱硼注入→阱推進N阱光刻版圖及N阱剖面圖:1.雙阱工藝P阱光刻版圖及P阱剖面圖:1.雙阱工藝阱的作用：①使PMOS和NMOS管的閾值電壓滿足要求；②減小寄生的閉鎖效應；③PMOS管做在N阱里，NMOS管做在P阱里，用N阱-襯底PN結(jié)的反偏實現(xiàn)PMOS管和NMOS管之間的電氣隔離。

1.雙阱工藝墊氧氧化→氮化硅沉積→光刻有源區(qū)→光刻NMOS管場區(qū)→NMOS管場區(qū)硼注入→場區(qū)選擇氧化有源區(qū)光刻版圖及器件剖面圖:2.LOCOS隔離工藝NMOS管場區(qū)光刻版圖及剖面圖:2.LOCOS隔離工藝LOCOS隔離原理：通過NMOS場區(qū)的硼注入及場區(qū)選擇氧化，增加場區(qū)的表面摻雜濃度及場區(qū)氧化層厚度，從而提高寄生NMOS管的閾值電壓，使該閾值電壓大于Vcc，實現(xiàn)了NMOS管之間的隔離。寄生NMOS剖面圖去除氮化硅→柵氧化→多晶硅沉積→多晶摻磷→光刻多晶硅多晶硅光刻版圖及剖面圖:3.多晶硅柵結(jié)構(gòu)工藝光刻NMOS管源漏區(qū)→NMOS管源漏區(qū)磷注入→光刻PMOS管源漏區(qū)→PMOS管源漏硼注入NMOS管源漏注入?yún)^(qū)光刻版圖及剖面圖:4.源/漏（S/D）注入工藝PMOS管源漏注入?yún)^(qū)光刻版圖及器件剖面圖4.源/漏（S/D）注入工藝BPSG沉積→回流/增密→光刻接觸孔→濺射Si-Al-Cu→光刻金屬互連接觸孔光刻版圖及器件剖面圖:5.金屬互連的形成金屬電極光刻版圖及剖面圖5.金屬互連的形成鈍化→光刻壓焊窗口→合金6.制作壓點及合金CMOS器件結(jié)構(gòu)剖面圖及電路圖

CMOS反相器電路圖

CMOS器件結(jié)構(gòu)剖面圖7.參數(shù)測試一種1.0μmN阱CMOS電路實際版圖§10.3現(xiàn)代先進的0.18μmCMOS集成電路工藝技術(shù)

14大工藝步驟：

1.雙阱工藝

2.淺槽隔離工藝

3.多晶硅柵結(jié)構(gòu)工藝

4.輕摻雜漏（LDD）工藝

5.側(cè)墻形成工藝

6.源/漏（S/D）注入工藝

7.接觸形成工藝

8.局部互連工藝

9.通孔1和金屬塞1的形成

10.金屬1互連的形成

11.通孔2和金屬塞2的形成

12.金屬2互連的形成

13.制作金屬3直到制作壓點及合金

14.參數(shù)測試

1.雙阱工藝N阱的形成步驟1.外延生長：φ8英寸、P－外延/P＋襯底、外延層厚度約5.0μm、片厚1.5mm左右2.薄氧氧化：厚度150?作用①表面保護以免沾污②減小注入損傷③有助于減輕注入溝道效應

3.

第一次光刻：光刻N阱注入?yún)^(qū)，不去膠，光刻膠阻擋注入。4.N阱磷注入（連續(xù)三次）：①倒摻雜注入以減小CMOS器件的閉鎖效應，能量高200KEV、結(jié)深1.0μm左右②中等能量注入以保證源漏擊穿電壓③小劑量注入以調(diào)整閾值電壓。5.退火作用①雜質(zhì)再分布②修復注入損傷③注入雜質(zhì)電激活P阱的形成步驟1.

第二次光刻（用N阱的反版）：光刻P阱注入?yún)^(qū)2.P阱硼注入（連續(xù)三次）：①倒摻雜注入以減小CMOS器件的閉鎖效應，能量高200KEV、結(jié)深1.0μm左右②中等能量注入以保證源漏擊穿電壓③小劑量注入以調(diào)整閾值電壓3.退火：作用同“N阱的形成”倒摻雜阱技術(shù)：連續(xù)三次離子注入①第一次高能量（＞200KEV）、深結(jié)（~1.0μm）倒摻雜注入，以減小CMOS器件的閉鎖效應②第二次中能量注入，以保證源漏擊穿電壓③第三次小劑量注入，以調(diào)整閾值電壓2.淺槽隔離工藝淺槽隔離STI（ShallowTrenchIsolation）：淺槽隔離是在襯底上通過刻蝕槽、氧化物填充及氧化物平坦化等步驟，制作晶體管有源區(qū)之間的隔離區(qū)的一種工藝。它取代了LOCOS隔離工藝。優(yōu)點：提高電路的集成度，改善電路的抗閂鎖性能。

LOCOS隔離的缺點：①鳥嘴浪費有源區(qū)面積影響集成度②橫向尺寸不能精確控制

2.淺槽隔離工藝工藝目的：把硅片上的各個晶體管進行電隔離STI槽刻蝕步驟1.薄氧生長：厚度150?作用：在去掉上面氮化硅時保護有源區(qū)以防被腐蝕。2.氮化硅沉積：LPCVD沉積，作用：做CMP的阻擋層，保護有源區(qū)免受CMP的過度拋光3.

第三次光刻：光刻淺槽隔離區(qū)4.STI槽刻蝕：RIE刻蝕，槽深1.0μm左右STI氧化物填充步驟1.溝槽襯墊氧化硅生長：厚度150?作用：改善硅與溝槽填充氧化物之間的界面特性。2.溝槽CVD氧化物填充：LPCVD方法STI氧化層拋光－氮化物去除步驟1.溝槽氧化物拋光CMP2.氮化硅去除：熱磷酸煮3.多晶硅柵結(jié)構(gòu)工藝是關(guān)鍵工藝！因為①它包括最薄、質(zhì)量最好的柵氧化層的熱生長②多晶硅柵的線寬是整個硅片上的特征尺寸1.柵氧化層的生長：厚度20～50?

，形成MOS管的柵電極介質(zhì)2.多晶硅沉積：LPCVD法，厚度5000?多晶硅摻雜：也可以原位摻雜，作用：形成導電的柵電極3.

第四次光刻：光刻多晶硅柵，DUV深紫外步進式光刻機曝光，多晶硅上涂抗反射層（ARC），隨后進行特征尺寸、套刻精度、缺陷等質(zhì)量檢查。4.多晶硅柵刻蝕：用最好的RIE刻蝕機，保證垂直的側(cè)壁注意：從柵氧生長到多晶硅