數(shù)電實驗之搶答器的設計課件_第1頁
數(shù)電實驗之搶答器的設計課件_第2頁
數(shù)電實驗之搶答器的設計課件_第3頁
數(shù)電實驗之搶答器的設計課件_第4頁
數(shù)電實驗之搶答器的設計課件_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

搶答器的設計實驗目的及器材掌握門電路和觸發(fā)器的原理,正確使用和調(diào)試簡單的時序電路建立組合邏輯電路的基本概念,學習簡單時序邏輯電路的設計、搭試與調(diào)試器材:面包板、74LS11(一片)、74LS74(二片)、NE555(一片)、電阻(510?四個、470K?一個)電容(10一個)、微動開關(四個)、發(fā)光二級管(四個)實驗內(nèi)容要求設計一個三人智力競賽搶答電路。具體要求:1、主持人按下“開始”開關后,“允許搶答”指示燈亮,同時使“搶答指示燈”熄滅,解除選手之間的封鎖。搶答限定時間(設計為5秒)結(jié)束時“允許搶答”指示燈熄滅。選手應在“允許搶答”指示燈亮時搶答有效,過時無效。實驗原理圖觸發(fā)器數(shù)字電路:分組合邏輯電路和時序邏輯電路兩大類組合邏輯電路的基本單元是基本門時序邏輯電路的基本單元是觸發(fā)器觸發(fā)器的必備特點:具有兩個能自行保持的穩(wěn)態(tài)(1態(tài)或0態(tài));外加觸發(fā)信號時,電路的輸出狀態(tài)可以翻轉(zhuǎn);在觸發(fā)信號消失后,能將獲得的新態(tài)保存下來。觸發(fā)器可以作為數(shù)字系統(tǒng)中的存儲元件,但斷電后所存儲的數(shù)據(jù)會自行消失,所以是易失性存儲元件。D觸發(fā)器工作過程555連接成單穩(wěn)態(tài)電路,tw=1.1RC=470k?*10uF*1.1≈5.2s可起到定時作用,當主持人按下微動開關時候,3輸出高電平,M1燈亮(約5S),與門打開;同時2腳輸出個負脈沖,讓D觸發(fā)器異步清零(M2、M3燈滅)。M1燈亮時候,如果有人按下?lián)尨鸬奈娱_關,產(chǎn)生一個正的時鐘脈沖,D觸發(fā)器Q端輸出高電平,Q非為低電平,此人的二極管亮,同時,Q非的低電平可將另外一人的與門封鎖。當主持人再按下按鈕,新一輪搶答開始。使用的芯片介紹74LS11(3-3輸入與非門) P22774LS74(雙上升沿D型觸發(fā)器)P230面包板注意美觀,線緊貼面包板,線路最好不要交叉。思考題(P85)設計“搶答電路”為什么必須用觸發(fā)器?時序邏輯電路:在任意時刻,輸出不僅與該時刻的輸入有關,而且還和電路的原來狀態(tài)有關。搶答者搶答成功,不僅與自己的按鈕有關,也與主持人事先讓各路復位并發(fā)出有效信號有關,即電路必須與前面所發(fā)生的情況有關,所以是時序邏輯電路,時序邏輯電路僅用邏輯門不能完成,所以使用觸發(fā)器。使用D觸發(fā)器是因為Q=D,使電路結(jié)構(gòu)最簡單。如何借助微動開關產(chǎn)生單次脈沖?應怎樣考慮開關反跳的影響并予以消除?在動觸頭端加一個RS觸發(fā)器各處電阻選擇其大小的依據(jù)是什么?470K為限時電阻,T

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論