集成電路設(shè)計基礎(chǔ)課件

《集成電路設(shè)計基礎(chǔ)》2/6/20231〈集成電路設(shè)計基礎(chǔ)〉上次課內(nèi)容第6章集成無源器件及SPICE模型§6.1 引言§6.2薄層集成電阻器§6.3有源電阻§6.4集成電容器§6.5電感§6.6互連線§6.7傳輸線2/6/20232〈集成電路設(shè)計基礎(chǔ)〉第7章晶體管的SPICE模型§7.1 引言§7.2 二極管及其SPICE模型§7.3 雙極型晶體管及其SPICE模型§7.4 MOS場效應(yīng)管及其SPICE模型§7.5 短溝道MOS場效應(yīng)管BSIM3模型§7.6 模型參數(shù)提取技術(shù)2/6/20233〈集成電路設(shè)計基礎(chǔ)〉半導(dǎo)體器件模型半導(dǎo)體器件模型有：器件的物理模型器件的等效電路模型

2/6/20235〈集成電路設(shè)計基礎(chǔ)〉半導(dǎo)體器件物理模型半導(dǎo)體器件物理模型是從半導(dǎo)體基本方程出發(fā)，對器件的參數(shù)做一定的近似假設(shè)，而得到的有解析表達式的數(shù)學(xué)模型。2/6/20236〈集成電路設(shè)計基礎(chǔ)〉半導(dǎo)體器件等效電路模型半導(dǎo)體器件等效電路模型在特定的工作條件下，把器件的物理模型用一組理想元件代替，用這些理想元件的支路方程表示器件的物理模型。半導(dǎo)體器件在不同的工作條件下將有不同的等效電路模型。例如直流模型、交流小信號模型、交流大信號模型、瞬態(tài)模型等是各不相同的。2/6/20237〈集成電路設(shè)計基礎(chǔ)〉

二極管在反向偏壓很大時會發(fā)生擊穿。專門設(shè)計在擊穿狀態(tài)下工作的二極管稱為齊納二極管。但二極管的電流電壓方程沒有預(yù)示這種擊穿，實際電路設(shè)計中需借助SPICE等模擬工具來大致確定擊穿電壓值。參數(shù)名公式中符號SPICE中符號單位SPICE中默認(rèn)值飽和電流ISISA1.0E-14發(fā)射系數(shù)nN-1串聯(lián)體電阻RSRSΩ0渡越時間τTTTSec0零偏勢壘電容Cj0CJ0F0梯度因子mM-0.5PN結(jié)內(nèi)建勢壘V0VJV1二極管模型參數(shù)對照表2/6/20239〈集成電路設(shè)計基礎(chǔ)〉器件的電子噪聲所謂電子噪聲是指電子線路中某些元器件產(chǎn)生隨機起伏的電信號。這些信號一般是與電子（或其它載流子）的電擾動相聯(lián)系的。一般包括：熱噪聲（白噪聲）和半導(dǎo)體噪聲。半導(dǎo)體噪聲包括散彈噪聲、分配噪聲、閃爍噪聲（1/f噪聲）和場效應(yīng)管噪聲。2/6/202310〈集成電路設(shè)計基礎(chǔ)〉二極管的噪聲模型

熱噪聲：閃爍（1/f）噪聲和散粒噪聲：KF和AF是噪聲系數(shù)2/6/202311〈集成電路設(shè)計基礎(chǔ)〉EM電流方程：EM直流模型：晶體管KVL和KCL方程：這四個獨立的方程描述了雙極型晶體管的特性。2/6/202313〈集成電路設(shè)計基礎(chǔ)〉雖然NPN晶體管常被設(shè)想為在兩個N溝層之間夾著一個P型區(qū)的對稱型三層結(jié)構(gòu)。但與MOS器件不同的是：集電區(qū)與發(fā)射區(qū)這兩個電極不能互換。注意：2/6/202314〈集成電路設(shè)計基礎(chǔ)〉改進的EM模型

改進的EM模型用了電荷控制觀點，模型中增加了電容Cbe、Cbc并進一步考慮了集成電路中集電結(jié)對襯底的電容Cjs。增加了發(fā)射極、基極和集電極串聯(lián)電阻，模型對晶體管直流特性的描述更精確，使飽和區(qū)及小信號下的直流特性更符合實際。電容及電阻引入也使交流和瞬態(tài)特性的表征更為完善。2/6/202315〈集成電路設(shè)計基礎(chǔ)〉雙極型晶體管的GP模型

GP模型對EM2模型作了以下幾方面的改進：（1）直流特性反映了基區(qū)寬度調(diào)制效應(yīng)，改善了輸出電導(dǎo)、電流增益和特征頻率。反映了共射極電流放大倍數(shù)β隨電流和電壓的變化。（2）交流特性考慮了正向渡越時間τF隨集電極電流IC的變化，解決了在大注入條件下由于基區(qū)展寬效應(yīng)使特征頻率fT和IC成反比的特性。（3）考慮了大注入效應(yīng)，改善了高電平下的伏安特性（4）考慮了模型參數(shù)和溫度的關(guān)系（5）根據(jù)橫向和縱向雙極晶體管的不同，考慮了外延層電荷存儲引起的準(zhǔn)飽和效應(yīng)。

2/6/202317〈集成電路設(shè)計基礎(chǔ)〉GP直流模型GP小信號模型2/6/202318〈集成電路設(shè)計基礎(chǔ)〉§7.4

MOS場效應(yīng)晶體管及其SPICE模型

MOS管的結(jié)構(gòu)尺寸縮小到亞微米范圍后，多維的物理效應(yīng)和寄生效應(yīng)使得對MOS管的模型描述帶來了困難。模型越復(fù)雜，模型參數(shù)越多，其模擬的精度越高。但高精度與模擬的效率相矛盾。依據(jù)不同需要，常將MOS模型分成不同級別。SPICE2中提供了幾種MOS場效應(yīng)管模型，并用變量LEVEL來指定所用的模型。LEVEL＝1MOS1模型Shichman-Hodges模型LEVEL＝2MOS2模型二維解析模型LEVEL＝3MOS3模型半經(jīng)驗短溝道模型LEVEL＝4MOS4模型BSIM（Berkeleyshort-channelIGFETmodel）模型2/6/202319〈集成電路設(shè)計基礎(chǔ)〉（1）線性區(qū)（非飽和區(qū)）MOS1模型器件工作特性當(dāng)VGS>VTH，VDS<VGS－VTH，MOS管工作在線性區(qū)。電流方程為：

KP－本征跨導(dǎo)參數(shù)；式中：LD－溝道橫向擴散長度；L0－版圖上幾何溝道長度，L0－2LD＝L為有效溝道長度；W－溝道寬度；λ－溝道長度調(diào)制系數(shù)；VTH－閾值電壓：2/6/202321〈集成電路設(shè)計基礎(chǔ)〉MOS1模型器件工作特性（2）飽和區(qū)當(dāng)VGS>VTH，VDS>VGS－VTH，MOS管工作在飽和區(qū)。電流方程為：（3）兩個襯底PN結(jié)兩個襯底結(jié)中的電流可用類似二極管的公式來模擬。2/6/202322〈集成電路設(shè)計基礎(chǔ)〉當(dāng)VBS>0時

MOS1模型襯底PN結(jié)電流公式當(dāng)VBS<0時當(dāng)VBD<0時

當(dāng)VBD>0時

2/6/202323〈集成電路設(shè)計基礎(chǔ)〉（1）短溝道對閾值電壓的影響MOS器件二階效應(yīng)溝道長度L的減少，使襯底耗盡層的體電荷對閾值電壓貢獻減少。體電荷的影響是由體效應(yīng)閾值系數(shù)γ體現(xiàn)的，它的變化使V

TH變化?？紤]了短溝效應(yīng)后的體效應(yīng)系數(shù)γS為：可見，當(dāng)溝道長度L減小時閾值電壓降低，而溝道寬度W變窄時閾值電壓提高。2/6/202325〈集成電路設(shè)計基礎(chǔ)〉MOS器件二階效應(yīng)（2）靜電反饋效應(yīng)隨著VDS的增加，在漏區(qū)這一邊的耗盡層寬度會有所增加，這時漏區(qū)和源區(qū)的耗盡層寬度WD和WS分別為：上式中，

，因此γS修正為：

可見，由于VDS的增加而造成的WD增加，會使閾值電壓進一步下降。2/6/202326〈集成電路設(shè)計基礎(chǔ)〉MOS器件二階效應(yīng)（3）窄溝道效應(yīng)實際的柵總有一部分要覆蓋在場氧化層上(溝道寬度以外)，因此場氧化層下也會引起耗盡電荷。這部分電荷雖然很少，但當(dāng)溝道寬度W很窄時，它在整個耗盡電荷中所占的比例將增大。與沒有“邊緣”效應(yīng)時的情況相比較，柵電壓要加得較大才能使溝道反型。這時V

TH被修正為：2/6/202327〈集成電路設(shè)計基礎(chǔ)〉MOS器件二階效應(yīng)（5）溝道長度調(diào)制效應(yīng)當(dāng)VDS增大時，MOS管的漏端溝道被夾斷并進入飽和，VDS進一步增大，該夾斷點向源區(qū)移動，從而使溝道的有效長度減小，這就是溝道長度調(diào)制效應(yīng)。在考慮了溝道長度調(diào)制效應(yīng)后，器件的有效溝道長度為：式中：2/6/202329〈集成電路設(shè)計基礎(chǔ)〉MOS器件二階效應(yīng)（6）載流子有限漂移速度引起的電流飽和對于同樣的幾何尺寸比、同樣的工藝和偏置，短溝道器件比起長溝道器件來講飽和電流要小。在MOS2模型中，引入了參數(shù)νmax表示載流子的最大漂移速率，于是有：2/6/202330〈集成電路設(shè)計基礎(chǔ)〉MOS器件二階效應(yīng)（7）弱反型導(dǎo)電MOSFET并不是一個理想的開關(guān)，實際上當(dāng)VGS＜VTH時在表面處就有電子濃度，也就是當(dāng)表面不是強反型時就存在電流。這個電流稱為弱反型電流或次開啟電流。SPICE2中定義一個新的閾值電壓VON，它標(biāo)志著器件從弱反型進入強反型。當(dāng)VGS＜VON時為弱反型，當(dāng)VGS＞VON時，為強反型。在弱反型導(dǎo)電時，漏源電流方程為：

2/6/202331〈集成電路設(shè)計基礎(chǔ)〉MOS3模型

MOS3模型是一個半經(jīng)驗?zāi)Ｐ停m用于短溝道器件，對于溝長2m的器件所得模擬結(jié)果很精確。在MOS3中考慮的器件二階效應(yīng)如下：（1）漏源電壓引起的表面勢壘降低而使閾值電壓下降的靜電反饋效應(yīng)；（2）短溝道效應(yīng)和窄溝道效應(yīng)對閾值電壓的影響；（3）載流子極限漂移速度引起的溝道電流飽和效應(yīng)；（4）表面電場對載流子遷移率的影響。2/6/202332〈集成電路設(shè)計基礎(chǔ)〉MOS3模型參數(shù)大多與MOS2相同，但其閾值電壓、飽和電流、溝道調(diào)制效應(yīng)和漏源電流表達式等都是半經(jīng)驗公式，并引入了新的模型參數(shù)：η（EAT）、θ（THETA）和κ（KAPPA）。下面分別討論MOS3半經(jīng)驗公式及這三個參數(shù)的意義：MOS3模型

（1）閾值電壓的半經(jīng)驗公式式中，η是模擬靜電反饋效應(yīng)的經(jīng)驗?zāi)Ｐ蛥?shù)，F(xiàn)S為短溝道效應(yīng)的校正因子。2/6/202333〈集成電路設(shè)計基礎(chǔ)〉MOS3模型

（1）閾值電壓的半經(jīng)驗公式在MOS3中采用改進的梯形耗盡層模型，考慮了圓柱形電場分布的影響，如圖所示。圖中Wc為圓柱結(jié)耗盡層寬度，Wp為平面結(jié)耗盡層寬度。2/6/202334〈集成電路設(shè)計基礎(chǔ)〉MOS3模型

（2）表面遷移率調(diào)制表示遷移率和柵電場關(guān)系的經(jīng)驗公式為：式中經(jīng)驗?zāi)Ｐ蛥?shù)θ稱為遷移率調(diào)制系數(shù)。2/6/202335〈集成電路設(shè)計基礎(chǔ)〉MOS3模型

（3）溝道長度調(diào)制減小量的半經(jīng)驗公式當(dāng)VDS大于VDSAT時，載流子速度飽和點的位置逐漸移向源區(qū)，造成溝道長度調(diào)制效應(yīng)。溝道長度的減小量ΔL為：上式中，EP為夾斷點處的橫向電場，κ為飽和電場系數(shù)。2/6/202336〈集成電路設(shè)計基礎(chǔ)〉MOS電容模型

（1）PN結(jié)電容結(jié)電容由底部勢壘電容和側(cè)壁勢壘電容兩部分組成：2/6/202337〈集成電路設(shè)計基礎(chǔ)〉（2）柵電容MOS電容模型

柵電容CGB，CGS，CGD包括隨偏壓變化及不隨偏壓變化兩部分：

CGB＝CGB1＋CGB2

CGS＝CGS1＋CGS2

CGD＝CGD1＋CGD2其中不隨偏壓而變的部分是柵極與源區(qū)、漏區(qū)的交疊氧化層電容以及柵與襯底間的交疊氧化層電容(在場氧化層上)，即：CGB2＝CGB0L

CGS2＝CGS0W

CGD2＝CGD0W2/6/202338〈集成電路設(shè)計基礎(chǔ)〉MOS電容模型

（2）柵電容隨偏壓而變的柵電容是柵氧化層電容與空間電荷區(qū)電容相串聯(lián)的部分。列出了不同工作區(qū)柵電容的變化如下：工作區(qū)CGB1CGS1CGD1截止區(qū)COXWLeff00非飽和區(qū)0COXWLeff/2COXWLeff/2飽和區(qū)0(2/3)COXWLeff0不同工作區(qū)的柵電容2/6/202339〈集成電路設(shè)計基礎(chǔ)〉串聯(lián)電阻對MOS器件的影響

漏區(qū)和源區(qū)的串聯(lián)電阻會嚴(yán)重地影響MOS管的電學(xué)特性，串聯(lián)電阻的存在使加在漏源區(qū)的有效電壓會小于加在外部端口處的電壓。SPICE2等效電路中插入了兩個電阻rD和rS，它們的值可在模型語句：“．MODEL”中給定，也可通過MOSFET中的NRD和NRS來確定。rD＝RshNRD

rS＝RshNRS

式中，Rsh－漏擴散區(qū)和源擴散區(qū)薄層電阻；NRD—漏擴散區(qū)等效的方塊數(shù)；NRS—源擴散區(qū)等效的方塊數(shù)。2/6/202340〈集成電路設(shè)計基礎(chǔ)〉§7.5短溝道MOS場效應(yīng)管BSIM3模型

BSIM（Berkeleyshort-channelIGFETmodel）模型是專門為短溝道MOS場效應(yīng)晶體管而開發(fā)的模型。在BSIM3模型中考慮了下列效應(yīng)：（1）短溝和窄溝對閾值電壓的影響；（6）漏感應(yīng)引起位壘下降；（2）橫向和縱向的非均勻摻雜；（7）溝道長度調(diào)制效應(yīng)；（3）垂直場引起的載流子遷移率下降（8）襯底電流引起的體效應(yīng)，（4）體效應(yīng)；（9）次開啟導(dǎo)電問題；（5）載流子速度飽和效應(yīng)；（10）漏／源寄生電阻。2/6/202341〈集成電路設(shè)計基礎(chǔ)〉短溝道MOS場效應(yīng)管BSIM3模型

閾值電壓（1）垂直方向非均勻摻雜

（2）橫向非均勻摻雜

（3）短溝道效應(yīng)

（4）窄溝道效應(yīng)

2/6/202342〈集成電路設(shè)計基礎(chǔ)〉短溝道MOS場效應(yīng)管BSIM3模型

遷移率一個好的表面遷移率模型對于MOSFET模型的精度是致關(guān)重要的。一般講，遷移率與很多工藝參數(shù)及偏置條件有關(guān)。BSIM3中所提供的遷移率公式是：2/6/202343〈集成電路設(shè)計基礎(chǔ)〉短溝道MOS場效應(yīng)管BSIM3模型

載流子漂移速度：載流子速度達到飽和時的臨界電場：載流子飽和速度ESAT式中：2/6/202344〈集成電路設(shè)計基礎(chǔ)〉短溝道MOS場效應(yīng)管BSIM3模型

體電荷效應(yīng)式中，A0，Ags，B0，B1和Keta由實驗數(shù)據(jù)加以確定，

A0—溝道長度的體電荷效應(yīng)系數(shù)；

Ags－Abulk的柵偏壓系數(shù)；

B0—溝道寬度的體電荷效應(yīng)系數(shù)；

B1—體電荷效應(yīng)中溝道寬度的偏離值；

Keta—體電荷效應(yīng)的襯底偏壓系數(shù)。2/6/202345〈集成電路設(shè)計基礎(chǔ)〉短溝道MOS場效應(yīng)管BSIM3模型

強反型時的漏源電流（1）截止區(qū)（