ch5 存儲器與IO接口原理 (2)課件

2023/2/61嵌入式系統(tǒng)原理與應(yīng)用技術(shù)

袁志勇王景存章登義劉樹波北京:,2009.11PPT教學(xué)課件2023/2/6第5章存儲器與I/O接口原理

5.1存儲器概述5.2存儲系統(tǒng)機制

5.3S3C2410存儲系統(tǒng)

5.4S3C2410I/O端口2023/2/65.1存儲器概述5.1.1存儲器基本概念5.1.2SRAM和DRAM5.1.3NORFLASH和NANDFLASH2023/2/65內(nèi)存（RAM+ROM）：軟盤：普通1.44M+可移動100MB磁盤硬盤：幾十GB

光盤CD-R、CD-R/W可擦寫光盤 (650MB左右）外存磁光盤MO：高密度、大容量、快速、“無限次”擦寫、壽命長、可靠性高、抗干擾強、性價比高（1.3GB~幾個GB，今后目標1TB）存儲器

u盤（基于USB接口的電子盤）存儲器分類

主存儲器的分類

按存儲功能分只讀存儲器（ROM）隨機存儲器（RAM）按制造工藝分雙極性MOS型2023/2/67半導(dǎo)體存儲器ROM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）RAM掩膜型ROM可編程ROM（PROM）紫外線可擦除可編程ROM（EPROM）電可擦除可編程ROM（EEPROM）組合RAM（IRAM）閃速存儲器（FlashMemory）通常用于計算機的Cache主要用于計算機的內(nèi)存條將刷新電路與DRAM集成在一起主存儲器的分類

只讀存儲器（ROM）

2023/2/69優(yōu)點：電路結(jié)構(gòu)簡單，斷電后數(shù)據(jù)不丟失，具有非易失性。缺點：只適用于存儲固定數(shù)據(jù)的場合。電路結(jié)構(gòu)ReadOnlyMemory2023/2/610隨機存儲器（RAM)優(yōu)點：讀、寫方便,使用靈活。缺點：一旦停電所存儲的數(shù)據(jù)將隨之丟失（易失性）?；窘Y(jié)構(gòu)：地址譯碼器、存儲矩陣和讀\寫控制電路構(gòu)成。RandomAccessMemory...2023/2/611存儲系統(tǒng)的層次結(jié)構(gòu)1)存儲器是用來存儲信息的部件，是嵌入式系統(tǒng)硬件中的重要組成部分。在復(fù)雜的嵌入式系統(tǒng)中，存儲器系統(tǒng)的組織結(jié)構(gòu)按作用可以劃分為4級：①寄存器；②cache；③主存儲器；④輔助存儲器;寄存器cache主存儲器

DRAM輔助存儲器

FALSHROM

磁盤訪問速度快慢容量大小2023/2/6131、RAM：隨機存取存儲器2、SRAM：靜態(tài)隨機存儲器3、DRAM：動態(tài)隨機存儲器1）SRAM讀/寫速度比DRAM讀/寫速度快；2）SRAM比DRAM功耗大；3）DRAM的集成度可以做得更大，則其存儲器容量更大；4）DRAM需要周期性的刷新，而SRAM不需要

5.1.2SRAM和DRAM靜態(tài)RAM的結(jié)構(gòu)2023/2/614地址反相器X譯碼器驅(qū)動器32×32＝1024存儲單元I/O電路Y譯碼器地址反相器輸出驅(qū)動控制電路A0A1A2A3A4A5A6A7A8A9讀/寫CS輸入輸出1231321231321﹍﹍﹍﹍321231

32由存儲矩陣，地址譯碼器，控制邏輯和三態(tài)數(shù)據(jù)緩沖器組成。典型SRAM芯片1）各SRAM芯片的引腳信號基本相同。2）其存儲容量不同,則地址線的根數(shù)不同；3）其存儲位數(shù)不同,則數(shù)據(jù)線的根數(shù)不同。2023/2/615SRAM的讀時序2023/2/617SRAM的寫時序2023/2/618存儲容量的擴展2023/2/619位擴展：2023/2/621SRAM與CPU接口1）一般的CPU都具有和SRAM存儲器接口相連的總線，因此連接方法也比較簡單。微處理器與隨機存儲器接口的信號線一般有：2）片選信號線CE：用于選中該芯片。3）讀/寫控制信號線OE和WE：控制芯片數(shù)據(jù)引腳的傳送方向。4）地址線：用于指明讀/寫單元的地址。5）數(shù)據(jù)線：雙向信號線，用于數(shù)據(jù)交換。2023/2/622SDRAM存儲器及其接口1）DRAM是動態(tài)存儲器DynamicRAM的縮寫，SDRAM是SynchronousDRAM的縮寫，即同步動態(tài)存儲器的意思。2）BA0、BAl是塊地址引腳，在／RAS有效時，所選中的存儲塊被激活，在／CAS有效時，所選中的存儲塊可進行讀／寫操作；／CS、／WE、／RAS、／CAS分別是片選、寫、行地址選通、列地址選通；LDQM、UDQM是用于控制輸入／輸出數(shù)據(jù)的；CLK是時鐘信號引腳，SDRAM的所有輸入是在CLK上升沿有效，CKE是時鐘信號使能引腳，當(dāng)其無效時，SDRAM處于省電模式。

動態(tài)隨機存儲器（SDRAM）2023/2/623動態(tài)隨機存儲器是需要刷新存儲器。

單管動態(tài)存儲器是最典型的動態(tài)隨機存儲器，其存儲單元的結(jié)構(gòu)如圖。

SDRAM工作時序2023/2/625SDRAM存儲器及其接口1）片選信號線CE：用于選中該芯片。若CE=0時，該芯片的數(shù)據(jù)引腳被啟用；若CE=1時，該芯片的數(shù)據(jù)引腳被禁止，對外呈高阻狀態(tài)。2）讀/寫控制信號線OE和WE：控制芯片數(shù)據(jù)引腳的傳送方向。若是讀有效，則數(shù)據(jù)引腳的方向是向外的，CPU從其存儲單元讀出數(shù)據(jù)；若是寫有效，則數(shù)據(jù)引腳的方向是向內(nèi)的，CPU向其存儲單元寫入1數(shù)據(jù)。

3）地址線：用于指明讀/寫單元的地址。地址線是多根，應(yīng)與芯片內(nèi)部的存儲容量相匹配。

4）數(shù)據(jù)線：雙向信號線，用于數(shù)據(jù)交換。數(shù)據(jù)線上的數(shù)據(jù)傳送方向由讀/寫控制信號線控制。2023/2/6262023/2/627SDRAM存儲器及其接口NANDFlash簡介1）以頁為單位進行讀和編程操作，以塊為單位進行擦除操作。2）數(shù)據(jù)、地址采用同一總線。實現(xiàn)串行讀取。隨機讀取速度慢且不能按字節(jié)隨機編程。3）芯片尺寸小、引腳少，是位成本最低的固態(tài)存儲器。4）芯片包含有失效塊。失效塊不會影響有效塊的性能，但設(shè)計者需要將失效塊在地址映像表中屏蔽起來。2023/2/629NANDFlash結(jié)構(gòu)2023/2/630NANDFlash結(jié)構(gòu)2023/2/631NANDFlash操作1）K9F1208芯片有4096個Block，每個Block有32個Page，每個Page有528個Byte，Block是NandFlash中最大的操作單元，擦除是以Block為單位完成的，而編程和讀取是以Page為單位完成的。因此，對NANDFlash的操作要形成以下三類地址：2）塊地址（BlockAddress）；3）頁地址（PageAddress）；4）頁內(nèi)地址（ColumnAddress）；5）由于NANDFlash的數(shù)據(jù)線和地址線是復(fù)用的，因此，在傳送地址時要用4個時鐘周期來完成。2023/2/632NANDFlash寫塊操作流程2023/2/6332023/2/6345.2.1存儲器接口方式5.2.2高速緩存機制(CACHE)5.2.3存儲管理單元(MMU)5.2存儲系統(tǒng)機制存儲器接口方式1）SRAM型的全地址/數(shù)據(jù)總線接口：這種類型的地址線數(shù)目和片內(nèi)存儲單元數(shù)一一對應(yīng)，接口比較簡單。擁有此類接口的存儲器有SRAM、EPROM、EEPROM、NorFlash等。2）DRAM型動態(tài)存儲器接口：存儲單元需要定期地刷新。CPU與其接口的信號線除了有與SRAM相同的信號線外，還有RAS（行地址選擇）信號線和CAS（列地址選擇）信號線。一般和具有動態(tài)存儲器控制器的CPU相連接。擁有此類接口的存儲器有DRAM、SDRAM、DDRSDRAM等。3）串行存儲器接口：與CPU以串行的方式傳送地址和數(shù)據(jù)，傳送速度相對較慢，多用于嵌入式系統(tǒng)的輔助存儲器。擁有此類接口的存儲器有NorFlash、串行EEPROM、串行SRAM等。2023/2/6352023/2/6361）高速緩存控制器是微處理器用于控制訪問高速緩存及主存系統(tǒng)的橋梁，它處于微處理器和高速緩存及主存系統(tǒng)之間2）用于解決主存訪問速度與CPU處理速度不相匹配的一種部件（由集成于CPU芯片中的專門的高速存取電路實現(xiàn)）。3）或用于解決輔存訪問速度與CPU處理速度不相匹配的一種部件（由主存的一部分實現(xiàn)）。4）需要解決緩存內(nèi)容與原內(nèi)容不一致的問題高速緩存機制(CACHE)

高速緩存機制(CACHE)

2023/2/6372023/2/638存儲管理單元(MMU)

存儲管理單元（MMU）是集成在微處理器芯片內(nèi)部、專門管理外部存儲器總線的一部分硬件。主要用來完成虛實地址之間的轉(zhuǎn)換。目前，越來越多的微處理器芯片均帶有存儲管理單元（MMU）。MMU完成的主要功能有：1）將主存地址從虛擬存儲空間映射到物理存儲空間。2）存儲器訪問權(quán)限控制。3）設(shè)置虛擬存儲空間的緩沖特性等。MMU管理方式1）分段方式：分段方式支持較大的、任意大小的內(nèi)存區(qū)域2）分頁方式：分頁方式支持較小的、固定大小的內(nèi)存區(qū)域3）段頁方式：段頁方式介于分段方式和分頁方式之間。等。每種方式都有其特點2023/2/639分頁虛擬存儲管理虛擬存儲空間分成一個個固定大小的頁，把物理主存儲的空間也分成同樣大小的一個個頁。通過查詢存放在主存中的頁表，來實現(xiàn)虛擬地址到物理地址的變換。2023/2/6402023/2/6415.3.1S3C2410存儲空間5.3.2S3C2410存儲器接口設(shè)計5.3S3C2410存儲系統(tǒng)S3C2410存儲空間

S3C2410芯片采用的是ARM920T核，使用單一的平板地址空間.該地址空間的大小為232個8位字節(jié)，這些字節(jié)單元的地址是一個無符號的32位數(shù)值，其取值范圍為0到232-1。地址空間總共為4GB，其中，1GB地址空間用于支持外部存儲器的連接，另外的空間有一小部分用于I/O端口或部件的尋址，其他的地址空間沒有用到。2023/2/642S3C2410存儲空間2023/2/643S3C2410存儲空間1）S3C2410整個地址空間（尋址范圍）為4GB。2）S3C2410芯片可連接外部存儲器的可尋址空間是1GB。3）有一部分地址微處理器內(nèi)部占用。用于控制寄存器和I/O端口使用。4）有大部分地址空間未被使用或不能使用。2023/2/6442023/2/645外部存儲器的可尋址空間S3C2410存儲空間特點1）支持小端／大端模式（可通過軟件選擇）。2）8個存儲塊中，6個用于SRAM或ROM，另2個用于SDRAM、SRAM、ROM。3）8個存儲塊中，7個存儲塊有固定起始地址，1個存儲塊起始地址可變。4）支持異步定時，可用nWAIT(等待)信號來擴展外部存儲器的讀／寫周期。5）可編程的總線訪問寬度8/16/32位，但Bank0不能通過軟件編程方式設(shè)置。6）在SDRAM中支持自主刷新和省電模式。7）所有存儲器Bank可編程訪問周期。8）存儲器相關(guān)寄存器（見書）2023/2/6462023/2/647存儲器的控制寄存器 內(nèi)存控制器為訪問外部存儲空間提供存儲器控制信號，S3C2410X存儲器控制器共有13個寄存器。寄存器地址功能操作復(fù)位值BWSCON0x48000000總線寬度和等待控制讀/寫0x0BANKCON00x48000004BANK0控制讀/寫0x0700BANKCON10x48000008BANK1控制讀/寫0x0700BANKCON20x4800000CBANK2控制讀/寫0x0700BANKCON30x48000010BANK3控制讀/寫0x0700BANKCON40x48000014BANK4控制讀/寫0x0700BANKCON50x48000018BANK5控制讀/寫0x0700BANKCON60x4800001CBANK6控制讀/寫0x18008BANKCON70x48000020BANK7控制讀/寫0x18008REFRESH0x48000024SDRAM刷新控制讀/寫0xAC0000BANKSIZE0x48000028可變的組大小設(shè)置讀/寫0x0MRSRB60x4800002CBANK6模式設(shè)置讀/寫xxxMRSRB70x48000030BANK7模式設(shè)置讀/寫xxx2023/2/648

1、總線寬度和等待控制寄存器31302928272625242322212019181716ST7WS7DW7ST6WS6DW6ST5WS5DW5ST4WS4DW41514131211109876543210ST3WS3DW3ST2WS2DW2ST1WS1DW1XDW0XSTn：控制存儲器組n的UB/LB引腳輸出信號。

1：使UB/LB與nBE[3：0]相連；

0：使UB/LB與nWBE[3：0]相連WSn：使用/禁用存儲器組n的WAIT狀態(tài)

1：使能WAIT；0：禁止WAITDWn：控制存儲器組n的數(shù)據(jù)線寬

00：8位；01：16位；10：32位；11：保留2023/2/649Tacs：設(shè)置nGCSn有效前地址的建立時間

00：0個；01：1個；10：2個；11：4個時鐘周期Tcos：設(shè)置nOE有效前片選信號的建立時間

00：0個；01：1個；10：2個；11：4個時鐘周期Tacc：訪問周期

000：1個；001：2個；010：3個；011：4個時鐘

100：6個：101：8個；110：10個；111：14個1514131211109876543210TacsTcosTaccTcohTcahTacpPMC2、BANKn存儲器組控制寄存器（n=0--5）313029282726252423222120191817162023/2/650Tcoh：nOE無效后片選信號的保持時間

00：0個；01：1個；10：2個；11：4個時鐘Tcah：nGCSn無效后地址信號的保持時間

00：0個；01：1個；10：2個；11：4個時鐘Tacp：頁模式的訪問周期

00：2個；01：3個；10：4個；11：6個時鐘PMC：頁模式的配置，每次讀寫的數(shù)據(jù)數(shù)

00：1個；01：4個；10：8個；11：16個 注：00為通常模式。

注：紫色為實驗箱上的配置，其值為0x07002023/2/651MT：設(shè)置存儲器類型

00：ROM或者SRAM，[3：0]為Tacp和PMC；

11：SDRAM，[3：0]為Trcd和SCAN；

01、10：保留Trcd：由行地址信號切換到列地址信號的延時時鐘數(shù)

00：2個時鐘；01：3個時鐘；10：4個時鐘

SCAN：列地址位數(shù)

00：8位； 01：9位； 10：10位

14131211109876543210TacsTcosTaccTcohTcahTacp/TrcdPMC/SCAN

3、BANK6/7存儲器組6/7控制寄存器31……171615保留MT2023/2/652REFEN：刷新控制。 1：使能刷新；0：禁止刷新TREFMD：刷新方式。 1：自刷新 0：自動刷新Trp：設(shè)置SDRAM行刷新時間（時鐘數(shù)）

00：2個時鐘；01：3個；10：3個；11：4個時鐘Tsrc：設(shè)置SDRAM行操作時間（時鐘數(shù)）

00：4個時鐘；01：5個；10：6個；11：7個時鐘 注：SDRAM的行周期=Trp+Tsrc。Refresh_count：刷新計數(shù)值1514131211109876543210保留Refresh_count4、REFRESH刷新控制寄存器31……242322212019181716保留REFENTREFMDTrpTsrc保留2023/2/653Refresh_count：刷新計數(shù)器值 計算公式：刷新周期=（211-Refresh_count+1）/HCLK例子：設(shè)刷新周期=15.6μs，HCLK=60MHz則 刷新計數(shù)器值=211+1-60×15.6=1113 1113=0x459=0b100010110012023/2/654

高24位未用。BURST_EN：ARM突發(fā)操作控制

0：禁止突發(fā)操作；1：可突發(fā)操作SCKE_EN：SCKE使能控制SDRAM省電模式

0：關(guān)閉省電模式；1：使能省電模式SCLK_EN：SCLK省電控制，使其只在SDRAM訪問周期內(nèi)使能SCLK 0：SCLK一直有效；1：SCLK只在訪問期間有效BK76MAP：控制BANK6/7的大小及映射76543210BURST_ENXSCKE_ENSCLK_ENXBK76MAP5、BANKSIZEBANK6/7組大小控制寄存器2023/2/655BK76MAP：控制BANK6/7的大小及映射

100：2MB； 101：4MB；

110：8MB 111：16MB；

000：32MB； 001：64MB 010：128MB2023/2/656WBL：突發(fā)寫的長度。0：固定長度；1：保留TM：測試模式。 00：模式寄存器集；其它保留CL：列地址反應(yīng)時間

000：1個時鐘；010：2個時鐘；

011：3個時鐘；其它保留BT：猝發(fā)類型

0：連續(xù)； 1：保留BL：猝發(fā)時間

000：1個時鐘；其它保留

6、MRSRB6/7BANK6/7模式設(shè)置寄存器1514131211109876543210WBLTMCLBTBL2023/2/6572023/2/658NandFlash控制器的寄存器寄存器地址功能操作復(fù)位值NFCON0x4E000000NandFlash配置讀/寫-NFCMD0x4E000004NandFlash命令讀/寫-NFADDR0x4E000008NandFlash地址讀/寫-NFDATA0x4E00000CNandFlash數(shù)據(jù)讀/寫-NFSTAT0x4E000010NandFlash狀態(tài)讀/寫-NFECC0x4E000014NandFlash糾錯讀/寫-2023/2/659NFEN：NF控制器使能控制

0：禁止使用； 1：允許使用IECC：初始化ECC編碼/解碼器控制位

0：不初始化ECC； 1：初始化ECCNFCE：NF片選信號nFCE控制位持續(xù)時間設(shè)置

0：nFCE為低有效； 0：nFCE為高無效TACLE：CLE/ALE持續(xù)時間設(shè)置值（07） 持續(xù)時間＝

HCLK*(TACLS+1)

CLE/ALE：命令/地址鎖存允許1514131211109876543210NFENXIECCNFCETACLEXTWRPH0XPWRPH10-000-0-01、NFCONFlash配置寄存器2023/2/660TWRPH0：寫信號持續(xù)時間設(shè)置值（0～7） 持續(xù)時間＝

HCLK*(TWRPH0＋1)

TWRPH1：寫信號無效后CLE/ALE保持時間設(shè)置值（0～7） 持續(xù)時間＝

HCLK*(TWRPH1＋1)1514131211109876543210保留命令字2、NFCMDFlash命令寄存器2023/2/661

高24位未用，低8位為讀入或者寫出的數(shù)據(jù)1514131211109876543210保留地址值3、NFADDRFlash地址寄存器1514131211109876543210保留輸入/輸出數(shù)據(jù)4、NFDATAFlash數(shù)據(jù)寄存器

高24位未用，低8位為Flash存儲器地址值2023/2/662RnB：NandFlash存儲器狀態(tài)位

0：存儲器忙； 1：存儲器準備好1514131211109876543210保留RnB5、NFSTATFlash狀態(tài)寄存器1514131211109876543210錯誤校正碼#1錯誤校正碼#06、NFECCFlash錯誤校正碼寄存器31302928272625242322212019181716保留錯誤校正碼#22023/2/663S3C2410啟動方式兩種啟動方式：1）非NANDFlash啟動方式，S3C2410訪問0X00000000地址，因此，啟動代碼應(yīng)該放在0X00000000地址上，BOOTROM的總線寬度可以由OM[1:0]確定。2）NANDFlash啟動方式，此時，CPU將從NANDFlash中讀取代碼來啟動。S3C2410啟動方式Bank0存儲塊可以外接SRAM類型的存儲器或者具有SRAM接口特性的ROM存儲器(如NORFlash)，其數(shù)據(jù)總線寬度應(yīng)設(shè)定為16位或32位中的一種。當(dāng)0號存儲塊作為ROM區(qū)，完成引導(dǎo)裝入工作時(從0x00000000啟動)，Bank0存儲塊的總線寬度應(yīng)在第一次訪問ROM前根據(jù)OM1、OM0在復(fù)位時的邏輯組合來確定2023/2/664OM1OM0引導(dǎo)ROM數(shù)據(jù)的寬度00NANDFlash模式0116位1032位11測試模式2023/2/665非NANDFlash啟動方式設(shè)計8位ROM/Flash設(shè)計32位BOOTROM2023/2/666非NANDFlash啟動方式設(shè)計用16位ROM設(shè)計16位BOOTROM2023/2/667NANDFlash啟動方式

S3C2410存儲器接口設(shè)計1）與2片8位的ROM連接方法2023/2/668S3C2410存儲器接口設(shè)計2）與1片16位的ROM連接2023/2/669S3C2410存儲器接口設(shè)計3）與2片8位FLASH的連接方法2023/2/670S3C2410存儲器接口設(shè)計4）與1片16M的SDRAM的連接方法2023/2/671S3C2410存儲器接口設(shè)計5）與2片16M的SDRAM的連接方法2023/2/672I/O接口的編址方式—端口映射2023/2/6731）I/O接口獨立編址——端口映射方式這種編址方式是將存儲器地址空間和I/O接口地址空間分開設(shè)置，互不影響。設(shè)有專門的輸入指令（IN）和輸出指令（OUT）來完成I/O操作。主要優(yōu)點：內(nèi)存地址空間與I/O接口地址空間分開，互不影響，譯碼電路較簡單，并設(shè)有專門的I/O指令，所以編程序易于區(qū)分，且執(zhí)行時間短，快速性好。缺點：只用I/O指令訪問I/O端口，功能有限且要采用專用I/O周期和專用I/O控制線，使微處理器復(fù)雜化。I/O接口的編址方式——內(nèi)存映射2023/2/6741）2）I/O接口與存儲器統(tǒng)一編址方式——內(nèi)存映射這種編址方式不區(qū)分存儲器地址空間和I/O接口地址空間，把所有的I/O接口的端口都當(dāng)作是存儲器的一個單元對待，每個接口芯片都安排一個或幾個與存儲器統(tǒng)一編號的地址號。也不設(shè)專門的輸入/輸出指令，所有傳送和訪問存儲器的指令都可用來對I/O接口操作。主要優(yōu)點：訪問內(nèi)存的指令都可用于I/O操作，數(shù)據(jù)處理功能強；同時I/O接口可與存儲器部分共用譯碼和控制電路。缺點：一是I/O接口要占用存儲器地址空間的一部分；二是因不用專門的I/O指令，程序中較難區(qū)分I/O操作。

2023/2/6755.4S3C2410I/O端口——內(nèi)存映射1）S3C2410有117個有復(fù)用功能的I/O端口引腳：2）PortA(GPA)23個輸出端口；3）PortB(GPB)11個I/O端口；4）PortC(GPC)16個I/O端口；5）PortD(GPD)16個I/O端口；6）PortE(GPE)16個I/O端口；7）PortF(GPF)8個I/O端口；8）PortG(GPG)16個I/O端口；9）PortH(GPH)11個I/O端口；2023/2/676端口寄存器及引腳配置 每一個端口都有4個寄存器，它們是：引腳配置寄存器、數(shù)據(jù)寄存器、引腳上拉寄存器等。RegisterAddressR/WDescriptionResetValueGPXCON0x560000x0R/W端口X配置寄存器XGPXDAT0x560000x4R/W端口X數(shù)據(jù)寄存器XGPXUP0x560000x8R/W端口X上拉寄存器XRESERVED0x560000xCR/W端口X保留寄存器-2023/2/677 GPADAT寄存器為準備輸出的數(shù)據(jù)其值為23位[22：0]

注意：（1）當(dāng)A口引腳配置為非輸出功能時，其輸出無意義； （2）從引腳輸入沒有意義。1、端口A寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPACON0x56000000R/W端口A引腳配置寄存器0x7FFFFFGPADAT0x56000004R/W端口A數(shù)據(jù)寄存器-RESERVED0x56000008-端口A保留寄存器-RESERVED0x5600000C-端口A保留寄存器-2023/2/6781、端口A寄存器及引腳配置

位號位名位值:01位號位名位值:0122GPA22輸出nFCE10GPA10輸出ADDR2521GPA21輸出nRSTOUT9GPA9輸出ADDR2420GPA20輸出nFRE8GPA8輸出ADDR2319GPA19輸出nFWE7GPA7輸出ADDR2218GPA18輸出ALE6GPA6輸出ADDR2117GPA17輸出CLE5GPA5輸出ADDR2016GPA16輸出nGCS54GPA4輸出ADDR1915GPA15輸出nGCS43GPA3輸出ADDR1814GPA14輸出nGCS32GPA2輸出ADDR1713GPA13輸出nGCS21GPA1輸出ADDR1612GPA12輸出nGCS10GPA0輸出ADDR011GPA11輸出ADDR26FCE:Flash片選2023/2/679GPBDAT為準備輸出或輸入的數(shù)據(jù) 其值為11位[10：0]GPBUP端口B上拉寄存器，位[10：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：

當(dāng)B口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。2、端口B寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPBCON0x56000010R/W端口B引腳配置寄存器0x0GPBDAT0x56000014R/W端口B數(shù)據(jù)寄存器-GPBUP0x56000018R/W端口B上拉寄存器0x0RESERVED0x5600001C-端口B保留寄存器-2023/2/680端口B引腳配置寄存器

位號位名位值:0001101121,20GPB10輸入輸出nXDREQ0Reserved19,18GPB9輸入輸出nXDACK0Reserved17,16GPB8輸入輸出nXDREQ1Reserved15,14GPB7輸入輸出nXDACK1Reserved13,12GPB6輸入輸出nXBACKReserved11,10GPB5輸入輸出nXBREQReserved9,8GPB4輸入輸出TCLK0Reserved7,6GPB3輸入輸出TOUT3Reserved5,4GPB2輸入輸出TOUT2Reserved3,2GPB1輸入輸出TOUT1Reserved1,0GPB0輸入輸出TOUT0Reserved2023/2/681GPCDAT為準備輸出或輸入的數(shù)據(jù) 其值為16位[15：0]GPCUP端口C上拉寄存器，位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能

注意：

當(dāng)C口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。3、端口C寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPCCON0x56000020R/W端口C引腳配置寄存器0x0GPCDAT0x56000024R/W端口C數(shù)據(jù)寄存器-GPCUP0x56000028R/W端口C上拉寄存器0x0RESERVED0x5600002C-端口C保留寄存器-2023/2/682端口C引腳配置寄存器

位號位名位值位號位名位值000110110001101131,30GPC15輸入輸出VD7保留15,14GPC7輸入輸出LCDVF2保留29,28GPC14輸入輸出VD6保留13,12GPC6輸入輸出LCDVF1保留27,26GPC13輸入輸出VD5保留11,10GPC5輸入輸出LCDVF0保留25,24GPC12輸入輸出VD4保留9,8GPC4輸入輸出VM保留23,22GPC11輸入輸出VD3保留7,6GPC3輸入輸出VFRAME保留21,20GPC10輸入輸出VD2保留5,4GPC2輸入輸出VLINE保留19,18GPC9輸入輸出VD1保留3,2GPC1輸入輸出VCLK保留17,16GPC8輸入輸出VD0保留1,0GPC0輸入輸出VEND保留2023/2/683GPDDAT為準備輸出或輸入的數(shù)據(jù) 其值為16位[15：0]GPDUP端口D上拉寄存器，位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能 初始化時，[15：12]無上拉功能，而[11：0]有上拉

注意：

當(dāng)D口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。4、端口D寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPDCON0x56000030R/W端口D引腳配置寄存器0x0GPDDAT0x56000034R/W端口D數(shù)據(jù)寄存器-GPDUP0x56000038R/W端口D上拉寄存器0xF000RESERVED0x5600003C-端口D保留寄存器-2023/2/684端口D引腳配置寄存器位號位名位值位號位名位值000110110001101131,30GPD15輸入輸出VD23nSS015,14GPD7輸入輸出VD15保留29,28GPD14輸入輸出VD22nSS113,12GPD6輸入輸出VD14保留27,26GPD13輸入輸出VD21保留11,10GPD5輸入輸出VD13保留25,24GPD12輸入輸出VD20保留9,8GPD4輸入輸出VD12保留23,22GPD11輸入輸出VD19保留7,6GPD3輸入輸出VD11保留21,20GPD10輸入輸出VD18保留5,4GPD2輸入輸出VD10保留19,18GPD9輸入輸出VD17保留3,2GPD1輸入輸出VD9保留17,16GPD8輸入輸出VD16保留1,0GPD0輸入輸出VD8保留2023/2/685GPEDAT為準備輸出或輸入的數(shù)據(jù) 其值為16位[15：0]GPEUP端口E上拉寄存器，位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能 初始化時，各個引腳都有上拉功能。

注意：

當(dāng)E口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。5、端口E寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPECON0x56000040R/W端口E引腳配置寄存器0x0GPEDAT0x56000044R/W端口E數(shù)據(jù)寄存器-GPEUP0x56000048R/W端口E上拉寄存器0x0RESERVED0x5600004C-端口E保留寄存器-2023/2/686端口E引腳配置寄存器位號位名位值位號位名位值000110110001101131,30GPE15輸入輸出IICSDA保留15,14GPE7輸入輸出SDDAT0保留29,28GPE14輸入輸出IICSCL保留13,12GPE6輸入輸出SDCMD保留27,26GPE13輸入輸出SPICLK0保留11,10GPE5輸入輸出SDCLK保留25,24GPE12輸入輸出SPISI0保留9,8GPE4輸入輸出IISSDO保留23,22GPE11輸入輸出SPISO0保留7,6GPE3輸入輸出IISSDI保留21,20GPE10輸入輸出SDDAT3保留5,4GPE2輸入輸出CDCLK保留19,18GPE9輸入輸出SDDAT2保留3,2GPE1輸入輸出IISSCLK保留17,16GPE8輸入輸出SDDAT1保留1,0GPE0輸入輸出IISLRCK保留2023/2/687GPFDAT為準備輸出或輸入的數(shù)據(jù) 其值為8位[7：0]GPFUP端口F上拉寄存器，位[7：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能 初始化時，各個引腳都有上拉功能。

注意：

當(dāng)F口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。6、端口F寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPFCON0x56000050R/W端口F引腳配置寄存器0x0GPFDAT0x56000054R/W端口F數(shù)據(jù)寄存器-GPFUP0x56000058R/W端口F上拉寄存器0x0RESERVED0x5600005C-端口F保留寄存器-2023/2/688端口F引腳配置寄存器位號位名位值0001101115,14GPF7輸入輸出EINT7保留13,12GPF6輸入輸出EINT6保留11,10GPF5輸入輸出EINT5保留9,8GPF4輸入輸出EINT4保留7,6GPF3輸入輸出EINT3保留5,4GPF2輸入輸出EINT2保留3,2GPF1輸入輸出EINT1保留1,0GPF0輸入輸出EINT0保留2023/2/689GPGDAT為準備輸出或輸入的數(shù)據(jù) 其值為16位[15：0]GPGUP端口G上拉寄存器，位[15：0]有意義。

0：對應(yīng)引腳設(shè)置為上拉 1：無上拉功能 初始化時，[15:11]引腳無上拉功能，其它引腳有。

注意：

當(dāng)G口引腳配置為非輸入/輸出功能時，其寄存器中的值沒有意義。7、端口G寄存器及引腳配置

RegisterAddressR/WDescriptionResetValueGPGCON0x56000060R/W端口G引腳配置寄存器0x0GPGDAT0x56000064R/W端口G數(shù)據(jù)寄存器-GPGUP0x56000068R/W