半導(dǎo)體二極管58023 (2)課件

第二章門(mén)電路

2.1半導(dǎo)體二極管、三極管和MOS管的開(kāi)關(guān)特性

2.1.1二極管的開(kāi)關(guān)特性因?yàn)榘雽?dǎo)體二極管具有單向?qū)щ娦?，所以它相?dāng)于一個(gè)受外加電壓極性控制的開(kāi)關(guān).

1.二極管靜態(tài)開(kāi)關(guān)特性(a)電路圖(b)輸入高電平時(shí)的等效電路(c)輸入低電平時(shí)的等效電路

圖2.1二極管靜態(tài)開(kāi)關(guān)電路及其等效電路

2.1.2三極管的開(kāi)關(guān)特性

1．三極管的三種工作狀態(tài)

（1）截止?fàn)顟B(tài)：當(dāng)VI小于三極管發(fā)射結(jié)死區(qū)電壓時(shí)，IB＝ICBO≈0，IC＝ICEO≈0，VCE≈VCC，三極管工作在截止區(qū)，對(duì)應(yīng)圖1.4.5（b）中的A點(diǎn)。

三極管工作在截止?fàn)顟B(tài)的條件為：發(fā)射結(jié)反偏或小于死區(qū)電壓此時(shí)，若調(diào)節(jié)Rb↓，則IB↑，IC↑，VCE↓，工作點(diǎn)沿著負(fù)載線由A點(diǎn)→B點(diǎn)→C點(diǎn)→D點(diǎn)向上移動(dòng)。在此期間，三極管工作在放大區(qū)，

其特點(diǎn)為IC＝βIB。三極管工作在放大狀態(tài)的條件為：發(fā)射結(jié)正偏，集電結(jié)反偏

（2）放大狀態(tài)：當(dāng)VI為正值且大于死區(qū)電壓時(shí)，三極管導(dǎo)通。有

若再減小Rb，IB會(huì)繼續(xù)增加，但I(xiàn)C已接近于最大值VCC/RC，不會(huì)再增加，三極管進(jìn)入飽和狀態(tài)。飽和時(shí)的VCE電壓稱為飽和壓降VCES，其典型值為：VCES≈0.3V。三極管工作在飽和狀態(tài)的電流條件為：IB＞IBS電壓條件為：集電結(jié)和發(fā)射結(jié)均正偏

（3）飽和狀態(tài)：保持VI不變，繼續(xù)減小Rb，當(dāng)VCE＝0.7V時(shí)，集電結(jié)變?yōu)榱闫?，稱為臨界飽和狀態(tài)，對(duì)應(yīng)圖（b）中的E點(diǎn)。此時(shí)的集電極電流稱為集電極飽和電流，用ICS表示，基極電流稱為基極臨界飽和電流，用IBS表示，有:二、二極管或門(mén)電路

（a）電路圖（B）邏輯符號(hào)（C）工作波形

二極管或門(mén)的工作原理

四、組合邏輯門(mén)電路

1．與非門(mén)電路 與非門(mén)電路及其邏輯符號(hào) （a）電路圖（b）邏輯符號(hào)2、或非門(mén)電路或非門(mén)電路及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)工作原理①輸入低電平:Ui=0,Uo=1②輸入高電平:Ui=1,Uo=0

二CMOS門(mén)電路或非門(mén)

驅(qū)動(dòng)管并聯(lián)負(fù)載管并聯(lián)或非：有1出0，全1出1四．三態(tài)門(mén)2．4TTL集成與非門(mén)電路如果把分立元件電路中的半導(dǎo)體器件、電阻、電容及導(dǎo)線等都制造在一個(gè)半導(dǎo)體基片（通常是硅片）上，構(gòu)成一個(gè)完整的電路，封裝在一個(gè)管殼內(nèi)，就是集成門(mén)電路。基于半導(dǎo)體工藝的特點(diǎn)，集成電路中管子制造較容易，占芯片面積小，但電容和高阻值電阻制造較困難，占芯片面積較大。因此，在數(shù)字集成電路中，一般都避免使用電容和高阻值電阻，往往多用管子。數(shù)字集成電路可以分成兩大類(lèi)：一類(lèi)以雙極型晶體管為基本器件，稱為雙極型數(shù)字集成電路，屬于這一類(lèi)的有TTL等；另一類(lèi)以MOS晶體管為基本器件，稱為MOS型（或單極型）數(shù)字集成電路，屬于這一類(lèi)的有NMOS和CMOS等。

數(shù)字集成電路按半導(dǎo)體器件：按照集成度（即每一片硅片中所含元、器件數(shù)）的高低，可將集成電路分成小規(guī)模集成電路（smallscaleIntegration,簡(jiǎn)稱SSI），中規(guī)模集成電路（MediumScaleIntegration,簡(jiǎn)稱MSI），大規(guī)模集成電路（LargeScaleIntegration，簡(jiǎn)稱LSI）和超大規(guī)模集成電路(VeryLargeScaleIntegration，簡(jiǎn)稱VLSI)。

1．TTL集成與非門(mén)電路結(jié)構(gòu)

電路組成:Ⅰ:輸入級(jí)V1多發(fā)射極管Ⅱ:中間級(jí)(倒相級(jí))V2R2R3Ⅲ:輸出級(jí)V3V4為射極輸出器與V5構(gòu)成推拉式輸出級(jí)

①輸入有低電平0.3V時(shí)，K點(diǎn)電位為1V，V1導(dǎo)通，V2、V5截止，V3、V4導(dǎo)通。（F為3.6V高電平。）

②輸入全為高電平3V，則K點(diǎn)電位3.7V，在三個(gè)PN結(jié)的鉗制下，VK=2.1v，V1集電結(jié)正偏，發(fā)射結(jié)反偏。

R1處于倒置工作狀態(tài)（B反）R1V5-飽和，M點(diǎn)電位1V，則V3——微通，V4——截止（則F=0.3V低電平）

由①、②得F=

2．工作原理

2．工作原理工作區(qū)

1、

AB段:UI<0.6V且UO=UOH

2、DE段：UI>1.5V且UO=UOL飽和區(qū)

線形區(qū)3、BC段：0.6v<UI<1.3V則UI↑UO↓（V5截止）轉(zhuǎn)折區(qū)4、CD段：1.3V<UI<1.5VUI↑UO↓（利用之可構(gòu)成振蕩電路。如產(chǎn)生矩形波）

b．關(guān)門(mén)電平、開(kāi)門(mén)電平和閾值電壓（1）關(guān)門(mén)電平在保證輸出為標(biāo)準(zhǔn)高電平USH(常取USH＝3V）時(shí)，允許輸入低電平的最大值稱為關(guān)門(mén)電平,用UOFF表示。由上圖可得UOFF≈1.0V。顯然，只有當(dāng)輸入uI＜UOFF時(shí)，與非門(mén)才關(guān)閉，輸出高電平。

在保證輸出為標(biāo)準(zhǔn)低電平USL（常取USL＝0.3V）時(shí)，允許輸入高電平的最小值稱為開(kāi)門(mén)電平，用UON表示。由上圖可得UON≈1.2V。顯然，只有當(dāng)uI＞UON時(shí)，與非門(mén)才開(kāi)通，輸出低電