微機(jī)原理基礎(chǔ)知識(shí)

微機(jī)原理基礎(chǔ)知識(shí)1第一頁，共七十九頁，2022年，8月28日 序國家教委提出計(jì)算機(jī)基礎(chǔ)教學(xué)分三個(gè)層次如圖1-1所示：計(jì)算機(jī)基礎(chǔ)教學(xué)三層次結(jié)構(gòu)2第二頁，共七十九頁，2022年，8月28日其中：第一層次：計(jì)算機(jī)文化基礎(chǔ)

學(xué)習(xí)計(jì)算機(jī)基本知識(shí)，及基本技能。第二層次：計(jì)算機(jī)技術(shù)基礎(chǔ) 學(xué)習(xí)計(jì)算機(jī)硬件、軟件的工作原理 與相關(guān)知識(shí)。第三層次：計(jì)算機(jī)應(yīng)用基礎(chǔ)

學(xué)習(xí)計(jì)算機(jī)信息管理基礎(chǔ)和多媒體。

本課程屬于第二層次中“計(jì)算機(jī)硬件基礎(chǔ)”課程3第三頁，共七十九頁，2022年，8月28日計(jì)算機(jī)硬件技術(shù)基礎(chǔ)課特點(diǎn)：內(nèi)容多,學(xué)時(shí)少,進(jìn)度快，難度大，應(yīng)用廣。講課內(nèi)容:

匯編語言、接口技術(shù).講課學(xué)時(shí)

:

共66學(xué)時(shí),

其中:講課48學(xué)時(shí) 實(shí)驗(yàn)18學(xué)時(shí)(6次）

第3次做實(shí)驗(yàn)四

實(shí)驗(yàn)三在課外完成

第4次是實(shí)驗(yàn)考試4第四頁，共七十九頁，2022年，8月28日如何學(xué)好這門課給同學(xué)們提幾點(diǎn)建議:1、課程特點(diǎn)：

學(xué)習(xí)計(jì)算機(jī)硬件、軟件的工作原理與相關(guān)知識(shí)。課程特點(diǎn):理論聯(lián)系實(shí)際非常緊密的課程,

課程內(nèi)容更新極快。2、觀念轉(zhuǎn)變（教師角色、學(xué)生地位的轉(zhuǎn)變）:

教師角色的轉(zhuǎn)變：教師從原來以教師為中心的“講解者”的角色轉(zhuǎn)化為學(xué)生學(xué)習(xí)的指導(dǎo)者、學(xué)生活動(dòng)的導(dǎo)演者的角色。學(xué)生地位的轉(zhuǎn)變:學(xué)生由原來單純聽講、接受灌輸?shù)谋粍?dòng)地位轉(zhuǎn)化為：有機(jī)的主動(dòng)參與、發(fā)現(xiàn)、探究的主體地位;5第五頁，共七十九頁，2022年，8月28日2、媒體作用、教學(xué)過程的轉(zhuǎn)變:媒體作用的轉(zhuǎn)變：教學(xué)媒體由教師的講解工具轉(zhuǎn)化為學(xué)生的認(rèn)知工具

;教學(xué)過程的轉(zhuǎn)變:教學(xué)過程由傳統(tǒng)的邏輯分析或邏輯綜合,講解說明式的過程轉(zhuǎn)變?yōu)椋?以意義建構(gòu)理論指導(dǎo)下的教學(xué)過程,

并通過意義建構(gòu)形成自己的知識(shí)結(jié)構(gòu)， 從而獲得知識(shí),掌握知識(shí)。6第六頁，共七十九頁，2022年，8月28日3、學(xué)習(xí)的精髓：在學(xué)校學(xué)習(xí)的精髓在于：在學(xué)校的大環(huán)境中，利用校園文化對(duì)學(xué)生的影響，實(shí)現(xiàn)：師生之間在課堂上的相互交流以及學(xué)生之間的相互交流，在利用別人最好成果的基礎(chǔ)上取得進(jìn)展。4、抓住教學(xué)過程中的3個(gè)環(huán)節(jié)上課時(shí)要主動(dòng)參與、發(fā)現(xiàn)、探究將上課時(shí)的多媒體教案從教師手中轉(zhuǎn)化為自己的認(rèn)知工具，主動(dòng)參與、發(fā)現(xiàn)、探究；

課堂上會(huì)布置自學(xué)內(nèi)容，通過自學(xué)從而培養(yǎng)自學(xué)的能力；獨(dú)立完成作業(yè)

同學(xué)之間相互交流，一起討論，但一定要獨(dú)立完成作業(yè)；7第七頁，共七十九頁，2022年，8月28日實(shí)驗(yàn)課前要預(yù)習(xí)，寫出預(yù)習(xí)報(bào)告，做到心中有數(shù)，有的放矢；實(shí)驗(yàn)課后，要寫實(shí)驗(yàn)報(bào)告，總結(jié)經(jīng)驗(yàn)和教訓(xùn)，提高自己分析問題和解決問題的能力，培養(yǎng)一種嚴(yán)謹(jǐn)科學(xué)作風(fēng)。５．收獲與時(shí)間成正比

本課程理論聯(lián)系實(shí)際非常緊密，內(nèi)容更新極快。只能采用解剖麻雀方法，教師在這里只起到拋磚引玉的作用。

因此同學(xué)們學(xué)習(xí)過程中，要花時(shí)間去學(xué)習(xí)、思索、實(shí)踐，有機(jī)地將本專業(yè)的知識(shí)結(jié)合起來，構(gòu)成一個(gè)實(shí)際系統(tǒng)，解決實(shí)際問題。

收獲與時(shí)間成正比,花時(shí)間越多，收獲將越大。8第八頁，共七十九頁，2022年，8月28日愿同學(xué)們通過本課程學(xué)習(xí)在分析問題、解決問題的能力上有所提高！9第九頁，共七十九頁，2022年，8月28日教材、參考書：教材科購買教材：計(jì)算機(jī)硬件技術(shù)基礎(chǔ)張菊鵬等編著

清華大學(xué)出版社出版參考書：IBMPC匯編語言程序設(shè)計(jì)沈美明溫冬嬋編著 清華大學(xué)出版社出版 微機(jī)計(jì)算機(jī)技術(shù)及應(yīng)用戴梅萼編著 清華大學(xué)出版社出版實(shí)驗(yàn)指示書:計(jì)算機(jī)硬件技術(shù)基礎(chǔ)實(shí)驗(yàn)指導(dǎo) 李芙英朱小梅編著１３.00/本習(xí)題集

:計(jì)算機(jī)硬件技術(shù)基礎(chǔ)習(xí)題集

沈永林胡振山編著9.00/本10第十頁，共七十九頁，2022年，8月28日第一講計(jì)算機(jī)基礎(chǔ)知識(shí)第一節(jié)計(jì)算機(jī)概述一、計(jì)算機(jī)的基本組成和工作原理二、有關(guān)術(shù)語三、計(jì)算機(jī)發(fā)展簡史四、微型計(jì)算機(jī)概述第二節(jié)計(jì)算機(jī)中數(shù)的表示和編碼 一、進(jìn)位計(jì)數(shù)制及其表示方法 二、數(shù)制之間的轉(zhuǎn)換 三、字和各種字符的編碼 四、小結(jié)11第十一頁，共七十九頁，2022年，8月28日第一節(jié)計(jì)算機(jī)概述一、計(jì)算機(jī)的基本組成和工作原理二、有關(guān)術(shù)語三、計(jì)算機(jī)發(fā)展簡史四、微型計(jì)算機(jī)概述12第十二頁，共七十九頁，2022年，8月28日第一節(jié)計(jì)算機(jī)概述一、計(jì)算機(jī)的基本組成和工作原理二、有關(guān)術(shù)語位字節(jié)字和字長位編號(hào)指令指令系統(tǒng)程序寄存器譯碼器三、計(jì)算機(jī)發(fā)展簡史四、微型計(jì)算機(jī)概述1.微型計(jì)算機(jī)的基本結(jié)構(gòu)

1)構(gòu)成部件

(1)總線

(2)中央處理器CPU(3)內(nèi)存

(4)外設(shè)和輸入/輸出接口（I/O接口）

2)微機(jī)的工作過程2.微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)3.微型計(jì)算機(jī)的特點(diǎn)4.微型計(jì)算機(jī)的分類

1)按構(gòu)成分類

2)按CPU的字長分類

3)按主機(jī)裝置分類

5.IBMPC機(jī)的發(fā)展簡史13第十三頁，共七十九頁，2022年，8月28日一、計(jì)算機(jī)的基本組成和工作原理按性能可分為：巨型機(jī)，大型機(jī)，中型機(jī)，小型機(jī)，微機(jī)現(xiàn)代計(jì)算機(jī)的結(jié)構(gòu)基礎(chǔ)：存儲(chǔ)程序控制結(jié)構(gòu)1945年，美籍匈牙利數(shù)學(xué)家JohnVonNeumann提出,諾依曼計(jì)算機(jī)ENIAC(1946)掌上電腦(2000)14第十四頁，共七十九頁，2022年，8月28日諾依曼計(jì)算機(jī)的工作原理可概述為：“存儲(chǔ)程序”+“程序控制”要點(diǎn)：1．以二進(jìn)制表示數(shù)據(jù)和指令(程序)2.

先將程序存入存儲(chǔ)器中，再由控制器自動(dòng)讀取并執(zhí)行輸入設(shè)備控制器輸出設(shè)備

CPU

存儲(chǔ)器運(yùn)算器ALU15第十五頁，共七十九頁，2022年，8月28日二、有關(guān)術(shù)語1.

位(bit)2.

字節(jié)(Byte)3.

字和字長(word)4.

位編號(hào)5.

指令、指令系統(tǒng)和程序6.

寄存器7.

譯碼器16第十六頁，共七十九頁，2022年，8月28日1.

位(bit)指計(jì)算機(jī)能表示的最基本最小的單位在計(jì)算機(jī)中采用二進(jìn)制表示數(shù)據(jù)和指令，故：位就是一個(gè)二進(jìn)制位，有兩種狀態(tài)，“0”和“1”2.字節(jié)(Byte)

相鄰的8位二進(jìn)制數(shù)稱為一個(gè)字節(jié)1Byte=8bit

如：110000110101011117第十七頁，共七十九頁，2022年，8月28日3．字和字長

字長是每一個(gè)字所包含的二進(jìn)制位數(shù)。常與CPU內(nèi)部的寄存器、運(yùn)算裝置、總線寬度一致字是CPU內(nèi)部進(jìn)行數(shù)據(jù)處理的基本單位。18第十八頁，共七十九頁，2022年，8月28日例某CPU內(nèi)含8位運(yùn)算器，則：參加運(yùn)算的數(shù)及結(jié)果均以

8位

表示,最高位產(chǎn)生的進(jìn)位或借位在8位運(yùn)算器中不保存，而將其保存到標(biāo)志寄存器中

10110101被加數(shù)8位

+10001111加數(shù)8位進(jìn)位1

11111101000100和8位PSW標(biāo)志寄存器運(yùn)算器標(biāo)志寄存器運(yùn)算器被加數(shù)加數(shù)和進(jìn)位19第十九頁，共七十九頁，2022年，8月28日字長是衡量CPU工作性能的一個(gè)重要參數(shù)。不同類型的CPU有不同的字長。如:Intel4004是4位

8080是8位

8088/8086/80286是16位

80386/80486、Pentium是32位

10101100011001011001100001000011被加數(shù)

+11000011110000110001010101011000加數(shù)進(jìn)位

11111111111101110000001010001010110110011011和

4位8次

8位4次16位2次32位1次20第二十頁，共七十九頁，2022年，8月28日位

1或01位字節(jié)

110000118位字

110000110011110016位雙字

1100001100111100110000110011110032位高字節(jié)低字節(jié)高字低字把一個(gè)字定為16位，1Word=2Byte

一個(gè)雙字定為32位

1DWord=2Word=4Byte21第二十一頁，共七十九頁，2022年，8月28日4.位編號(hào)為便于描述，對(duì)字節(jié),字和雙字中的各位進(jìn)行編號(hào)。從低位開始，從右到左依次為0、1、2．．．←編號(hào)7654321010100010D7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0字節(jié)數(shù)據(jù)Data地址Address22第二十二頁，共七十九頁，2022年，8月28日D0D7D15D8158101010101010101070A0A7A15A8字的編號(hào)為15~0雙字的編號(hào)依此類推，為31~023第二十三頁，共七十九頁，2022年，8月28日5.

指令、指令系統(tǒng)和程序一個(gè)CPU能執(zhí)行什么操作，是工程人員設(shè)計(jì)和制造好的，是固定的，用戶不能改變。指令是CPU能執(zhí)行的一個(gè)基本操作。如：取數(shù)、加、減、乘、除、存數(shù)等指令系統(tǒng)是CPU所能執(zhí)行的全部操作。不同的CPU，其指令系統(tǒng)不同。程序是用戶在使用計(jì)算機(jī)時(shí)，為要解決的問題，用一條條指令編寫的指令指令的序列。

構(gòu)成程序的指令在存儲(chǔ)器中一般都是順序存放， 要破壞這種順序性，必須由轉(zhuǎn)移指令操作。

24第二十四頁，共七十九頁，2022年，8月28日6．寄存器

寄存器是用來存放數(shù)據(jù)和指令的一種基本邏輯部件。根據(jù)存放信息的不同，有指令寄存器、數(shù)據(jù)寄存器、地址寄存器等。標(biāo)志寄存器地址總線AB數(shù)據(jù)總線DB控制總線CB指令寄存器數(shù)據(jù)寄存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IPCPU結(jié)構(gòu)示意圖25第二十五頁，共七十九頁，2022年，8月28日7．譯碼器譯碼器是將輸入代碼轉(zhuǎn)換成相應(yīng)輸出信號(hào)的邏輯電路。指令是CPU能執(zhí)行的一個(gè)基本操作;CPU的設(shè)計(jì)者對(duì)CPU的所有指令進(jìn)行編碼;用戶用編碼形式的指令進(jìn)行編程，程序存放在內(nèi)存中;CPU從內(nèi)存取來編碼形式的指令,對(duì)指令進(jìn)行譯碼，發(fā)出執(zhí)行該指令功能所需的信號(hào)26第二十六頁，共七十九頁，2022年，8月28日CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP根據(jù)譯碼內(nèi)容的不同，可分為：

指令譯碼器:將指令代碼轉(zhuǎn)換成該指令所需的各種控制信號(hào)。

地址譯碼器:將地址信號(hào)轉(zhuǎn)換成各地址單元相應(yīng)的選通信號(hào)。27第二十七頁，共七十九頁，2022年，8月28日二、計(jì)算機(jī)發(fā)展簡史1.根據(jù)使用的基本電子器件，計(jì)算機(jī)經(jīng)歷了四個(gè)階段：電子管計(jì)算機(jī)(1946—1956)晶體管計(jì)算機(jī)(1957—1964) 集成電路計(jì)算機(jī)(1965—1970)

超大規(guī)模集成電路計(jì)算機(jī)(1971—至今)

用機(jī)器語言、匯編語言編寫程用于軍事和國防尖端技術(shù) 開始使用高級(jí)語言開始用于工程技術(shù)、數(shù)據(jù)處理和其它科學(xué)領(lǐng)域采用微程序、流水線等技術(shù)，提高運(yùn)行速度出現(xiàn)操作系統(tǒng)、診斷程序等軟件采用半導(dǎo)體存儲(chǔ)器采用圖形界面操作系統(tǒng)器件速度更快,軟件、外設(shè)更加豐富主要特點(diǎn)28第二十八頁，共七十九頁，2022年，8月28日2．計(jì)算機(jī)的兩個(gè)方向發(fā)展：研制高速度、強(qiáng)功能的巨型機(jī)和大型機(jī)適應(yīng)軍事和尖端科學(xué)的需要。研制價(jià)格低廉的超小型機(jī)和微型機(jī)開拓應(yīng)用領(lǐng)域和占領(lǐng)更廣大的市場。

微型計(jì)算機(jī)是第四代計(jì)算機(jī)的典型代表。29第二十九頁，共七十九頁，2022年，8月28日四、微型計(jì)算機(jī)概述

1.微型計(jì)算機(jī)的基本結(jié)構(gòu)

2.

微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)

3.

微型計(jì)算機(jī)的特點(diǎn)

4.

微型計(jì)算機(jī)的分類

5.IBMPC機(jī)的發(fā)展簡史30第三十頁，共七十九頁，2022年，8月28日1.微型計(jì)算機(jī)的基本結(jié)構(gòu)簡介1)構(gòu)成部件

;2)工作過程存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU31第三十一頁，共七十九頁，2022年，8月28日存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU微機(jī)的硬件由CPU、存儲(chǔ)器、輸入/輸出設(shè)備構(gòu)成；輸入/輸出設(shè)備通過輸入/輸出接口與系統(tǒng)相連；

(輸入/輸出接口簡稱I/O接口)各部件通過總線連接。構(gòu)成部件32第三十二頁，共七十九頁，2022年，8月28日(1)總線總線是連接多個(gè)功能部件的一組公共信號(hào)線微機(jī)中各功能部件之間的信息是通過總線傳輸總線BUS存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU33第三十三頁，共七十九頁，2022年，8月28日ISA插槽PCI插槽AGP插槽北橋芯片組南橋芯片組內(nèi)存插槽CPU插槽IDE接口軟驅(qū)接口并口連接器串口連接器ROMBIOS鼠標(biāo)鍵盤USB接口主板電源插座34第三十四頁，共七十九頁，2022年，8月28日550MHzIDE2PentiumIII北橋440BXAGP南橋PIIX4ECMOS&RTCUSB超級(jí)I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache處理機(jī)總線100MHz100MHzPCI總線33MHzPCI插槽ISA插槽ISA總線8MHz內(nèi)存條ROMBIOS顯示器硬盤光驅(qū)軟驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM66MHz顯卡35第三十五頁，共七十九頁，2022年，8月28日按信號(hào)的作用，總線分為三類：地址總線、數(shù)據(jù)總線、控制總線存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU36第三十六頁，共七十九頁，2022年，8月28日地址總線AB(AddressBus)：單向用來傳送CPU輸出的地址信號(hào)，確定被訪問的存儲(chǔ)單元、I/O端口。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU37第三十七頁，共七十九頁，2022年，8月28日地址總線的條數(shù)決定CPU的尋址能力。10根→21010241K

20根→2201024K1M32根→232

22

×2304G36根→23626

×23064G38第三十八頁，共七十九頁，2022年，8月28日數(shù)據(jù)總線DB(DataBus)：雙向用來在CPU與存儲(chǔ)器、I/O接口之間進(jìn)行數(shù)據(jù)傳送。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU39第三十九頁，共七十九頁，2022年，8月28日數(shù)據(jù)總線的條數(shù)決定一次可最多傳送數(shù)據(jù)的寬度。

8根→一次傳送8位16根→一次傳送16位32根→一次傳送32位64根→一次傳送64位40第四十頁，共七十九頁，2022年，8月28日控制總線CB(ControlBus)：用于傳送各種控制信號(hào)。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU

有的是CPU發(fā)出，如讀控制信號(hào)、寫控制信號(hào)；有的是發(fā)向CPU，如外設(shè)向CPU發(fā)出的中斷申請(qǐng)信號(hào)。41第四十一頁，共七十九頁，2022年，8月28日(2)中央處理器CPU

計(jì)算機(jī)的核心部件用來實(shí)現(xiàn)指令的自動(dòng)裝入和自動(dòng)執(zhí)行，實(shí)現(xiàn)計(jì)算機(jī)本身的自動(dòng)化。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU42第四十二頁，共七十九頁，2022年，8月28日CPU結(jié)構(gòu)示意圖地址信號(hào)標(biāo)志寄存器指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP數(shù)據(jù)信號(hào)控制信號(hào)ALUALU控制器43第四十三頁，共七十九頁，2022年，8月28日DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組ABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器運(yùn)算器8088編程結(jié)構(gòu)44第四十四頁，共七十九頁，2022年，8月28日

指令指針控制ROM控制部件地址生成(U流水線)地址生成(V流水線)ALU(U流水線)ALU(V流水線)整數(shù)寄存器組桶形移位器8K字節(jié)數(shù)據(jù)高速緩存TLB浮點(diǎn)部件控制寄存器組加法除法乘法總線部件

頁面部件預(yù)取緩沖器指令譯碼器8K字節(jié)代碼高速緩存TLB

分支目標(biāo)緩沖器

分支檢驗(yàn)與目標(biāo)地址

預(yù)取地址控制64位數(shù)據(jù)總線32位地址總線32位地址總線64位數(shù)據(jù)總線256323232323232Pentium內(nèi)部結(jié)構(gòu)45第四十五頁，共七十九頁，2022年，8月28日(3)內(nèi)存內(nèi)存是存儲(chǔ)程序和數(shù)據(jù)的部件，由地址譯碼器、內(nèi)存單元等構(gòu)成。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111內(nèi)存結(jié)構(gòu)示意圖46第四十六頁，共七十九頁，2022年，8月28日

內(nèi)存單元內(nèi)存單元的地址內(nèi)存單元的內(nèi)容對(duì)內(nèi)存的讀/寫操作47第四十七頁，共七十九頁，2022年，8月28日內(nèi)存單元存儲(chǔ)信息的基本單元。每片內(nèi)存芯片有若干個(gè)內(nèi)存單元。每個(gè)單元可存儲(chǔ)1位或多位等二進(jìn)制數(shù)。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…111148第四十八頁，共七十九頁，2022年，8月28日內(nèi)存單元的地址為區(qū)分各內(nèi)存單元，每個(gè)內(nèi)存單元對(duì)應(yīng)有一個(gè)地址。地址線上的數(shù)據(jù)經(jīng)譯碼后只有唯一的內(nèi)存單元被選中。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…111149第四十九頁，共七十九頁，2022年，8月28日內(nèi)存單元的內(nèi)容每個(gè)內(nèi)存單元所存儲(chǔ)的二進(jìn)制數(shù)據(jù)。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…111150第五十頁，共七十九頁，2022年，8月28日對(duì)內(nèi)存的讀/寫操作

CPU發(fā)出地址信號(hào)，選中相應(yīng)的內(nèi)存單元。若是讀操作，CPU發(fā)出內(nèi)存讀控制信號(hào)，被選中的內(nèi)存單元將其內(nèi)容經(jīng)數(shù)據(jù)總線送入CPU。若是寫操作，CPU發(fā)出內(nèi)存寫控制信號(hào)，

CPU將欲寫的內(nèi)容經(jīng)數(shù)據(jù)總線，寫入被選中的內(nèi)存單元。n根CPU地址線AB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111數(shù)據(jù)線DB51第五十一頁，共七十九頁，2022年，8月28日(4)外設(shè)和輸入/輸出接口（I/O接口）外設(shè)的電信號(hào)、運(yùn)行速度與CPU不匹配，不能與CPU直接相連，必須通過I/O接口與CPU相連。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU52第五十二頁，共七十九頁，2022年，8月28日鍵盤→鍵盤接口顯示器→顯示卡鼠標(biāo)→串行接口網(wǎng)絡(luò)→網(wǎng)卡

打印機(jī)→并行接口音箱、麥可風(fēng)→聲卡IDE2PentiumIII北橋440BX南橋PIIX4ECMOS&RTCUSB超級(jí)I/OIDE1COM1COM2LPT1L1CacheL2CachePCI插槽ISA插槽內(nèi)存條ROMBIOS顯示器硬盤光驅(qū)軟驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM顯卡53第五十三頁，共七十九頁，2022年，8月28日I/O接口結(jié)構(gòu)示意圖CPU通過對(duì)I/O端口進(jìn)行讀/寫操作，實(shí)現(xiàn)對(duì)外設(shè)的控制。I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU54第五十四頁，共七十九頁，2022年，8月28日

I/O端口

I/O端口的地址

I/O端口的內(nèi)容對(duì)I/O端口的讀/寫操作55第五十五頁，共七十九頁，2022年，8月28日

I/O端口

I/O接口內(nèi)部通常有一個(gè)或多個(gè)寄存器，用以存放各種信息，稱I/O寄存器或I/O端口。I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU56第五十六頁，共七十九頁，2022年，8月28日

I/O端口的地址為區(qū)分各I/O端口，每個(gè)端口對(duì)應(yīng)有一個(gè)端口地址。I/O端口1(23H端口)I/O端口2(24H端口)I/O端口3(25H端口地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU57第五十七頁，共七十九頁，2022年，8月28日

I/O端口的內(nèi)容10010101(狀態(tài)端口)01101010(數(shù)據(jù)端口)11000110(控制端口)地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU根據(jù)存放內(nèi)容的不同可分為：狀態(tài)端口，數(shù)據(jù)端口，控制端口指I/O端口存放的二進(jìn)制數(shù)據(jù)。58第五十八頁，共七十九頁，2022年，8月28日對(duì)I/O端口的讀/寫操作：（與內(nèi)存的讀/寫操作相類似）

CPU發(fā)出地址信號(hào)，選中相應(yīng)的I/O端口。若是讀操作，CPU發(fā)出I/O端口讀控制信號(hào)，被選中的I/O端口將其內(nèi)容經(jīng)數(shù)據(jù)總線送入CPU。若是寫操作，CPU發(fā)出I/O端口寫控制信號(hào)，

CPU將欲寫的內(nèi)容經(jīng)數(shù)據(jù)總線，寫入被選中的I/O端口中。I/O端口1(23H端口)I/O端口2(24H端口)I/O端口3(25H端口地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU59第五十九頁，共七十九頁，2022年，8月28日2）微機(jī)的工作過程計(jì)算機(jī)的工作原理是：“存儲(chǔ)程序”+“程序控制”CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP60第六十頁，共七十九頁，2022年，8月28日微機(jī)的工作過程分兩階段：

取指令執(zhí)行指令61第六十一頁，共七十九頁，2022年，8月28日取指令階段（CPU讀內(nèi)存操作）：地址經(jīng)地址寄存器→地址總線→地址譯碼器,選中指令所在的內(nèi)存單元

CPU發(fā)出內(nèi)存讀控制信號(hào)指令從內(nèi)存→數(shù)據(jù)總線→數(shù)據(jù)暫存器→指令寄存器指令譯碼器對(duì)指令進(jìn)行譯碼由IP給出指令在內(nèi)存的地址標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP62第六十二頁，共七十九頁，2022年，8月28日?qǐng)?zhí)行指令階段：經(jīng)譯碼后的指令，由控制電路發(fā)出控制信號(hào)去執(zhí)行。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP63第六十三頁，共七十九頁，2022年，8月28日不同的指令，CPU的具體執(zhí)行過程不同。CPU可執(zhí)行的操作通常有數(shù)據(jù)傳送、算術(shù)邏輯運(yùn)算等等。當(dāng)一條指令需要從內(nèi)存或I/O端口取得或存放數(shù)據(jù)時(shí)，CPU在執(zhí)行階段，需對(duì)指令指定的內(nèi)存單元或I/O端口進(jìn)行讀/寫操作。64第六十四頁，共七十九頁，2022年，8月28日例

指令1：將寄存器R1與R3的內(nèi)容相加，結(jié)果存在R3中。

指令1在CPU內(nèi)部即可完成CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP65第六十五頁，共七十九頁，2022年，8月28日例

指令2：將內(nèi)存中的數(shù)據(jù)2送至CPU的寄存器R2中指令2的執(zhí)行階段包括一個(gè)到內(nèi)存取數(shù)(即讀內(nèi)存)的過程。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP66第六十六頁，共七十九頁，2022年，8月28日例

指令3：將寄存器R3的內(nèi)容送至數(shù)據(jù)3的內(nèi)存單元中指令3的執(zhí)行階段包括一個(gè)向內(nèi)存存數(shù)(即寫內(nèi)存)的過程。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP67第六十七頁，共七十九頁，2022年，8月28日當(dāng)一條指令取走后，指令指針寄存器會(huì)被修改成下一條要執(zhí)行指令的地址，這樣，當(dāng)一條指令執(zhí)行后，又進(jìn)入取指令階段，如此不斷的重復(fù)。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP68第六十八頁，共七十九頁，2022年，8月28日微機(jī)的工作過程：

取指