微機接口技術(shù)概論課件

微機系統(tǒng)與接口技術(shù)本課程在計算機課程體系中的位置本課程是計算機科學(xué)與技術(shù)和信息安全等專業(yè)本科和?？茖W(xué)生必修的一門專業(yè)課。其前修課程有大規(guī)模集成電路、計算機組成原理、計算機系統(tǒng)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)等。為進一步學(xué)習(xí)和研究計算機網(wǎng)絡(luò)、分布式系統(tǒng)、大規(guī)模并行處理系統(tǒng)、計算機集群、網(wǎng)格系統(tǒng)等打下堅實的基礎(chǔ)。本課程的教學(xué)目的

系統(tǒng)學(xué)習(xí)微處理器、內(nèi)外存儲器、各種控制器和輸入/輸出接口芯片的結(jié)構(gòu)和原理，掌握構(gòu)成現(xiàn)代微機系統(tǒng)的硬軟件組成和接口技術(shù)。切實掌握微型計算機實現(xiàn)技術(shù)、計算機主板組成原理、各種接口設(shè)計及其驅(qū)動編程方法、微機系統(tǒng)的研究和開發(fā)。深入了解微處理器和微機系統(tǒng)的新發(fā)展和新技術(shù)，學(xué)會系統(tǒng)科學(xué)地分析問題和解決問題，提高認知能力和創(chuàng)新能力。本課程的教材本課程內(nèi)容組織第二章--32位微處理器體系結(jié)構(gòu)與工作原理第三章--內(nèi)存儲器:半導(dǎo)體存儲器、存儲器硬件組織、存儲器子系統(tǒng)第五章--微機與外設(shè)數(shù)據(jù)交換:中斷方式與8259DMA方式與8237第六章--總線技術(shù):系統(tǒng)總線局部總線外設(shè)總線通信總線第七章--用戶交互接口:鍵盤接口、打印機接口、顯示器接口

第八章--外存儲器:磁記錄編碼、EIDE和SCSI接口、磁盤陣列、光盤第四章--I/O接口:計數(shù)器82C54并行接口82C55A串行通信與8250第一章--微機系統(tǒng)和接口的組成原理，典型微處理器簡介第九章—微計算機組成:

IBMPC/XT、IBMPC/AT、32位微機系統(tǒng)第一章概論1.1.1微機系統(tǒng)、微計算機和微處理器1.2典型微處理器簡介

1.2.18位微處理器—特點產(chǎn)品：Intel8080，Motorola6800，ZilogZ80，RockwellR6502特點：線寬：2μm，NMOS，8000管主頻：1MHz（M6800），2MHz（8080），2.5～4.0MHz（Z80）總線：8DB，16AB，40DIP寄存器：8080有9個：B、C、D、E、H、L以及W、Z，累加器、SP、PCMC6800有6個：PC、SP、IX、Acc.A、Acc.B、CCRZ80有18個8位寄存器以及4個16位寄存器PC、SP、IX、IYI/O端口：i8080和Z80是獨立編址，M6800是存儲器映像指令：70～80條周期為2μs時鐘：單/多相電源：單/多電源，5v、12v功能：中斷、堆棧、微程序控制語言：匯編，高級語言的解釋和編譯應(yīng)用：商業(yè)和實時控制、智能終端、生產(chǎn)/進程控制，PC1.2.18位微處理器—i8080Intel8080：由8080芯片，系統(tǒng)控制器8228，時鐘發(fā)生/驅(qū)動器8224構(gòu)成。1973年1.2.18位微處理器—Z80Z80：由ALU、控制部件、寄存器組、總線及其緩沖器組成。1977年。 兩組通用R、變址R、中斷頁面I、刷新計數(shù)器R，較強中斷能力， 電源時鐘單一，158條指令、兼容8080指令系統(tǒng)1.2.216位微處理器-i8086/i8088（1）1.Intel8086/8088（1978/1979年）線寬：1.5μmCOMS工藝2.9萬管5MHz～8MHz主頻DB：內(nèi)部：16位，外部：8086為16位，8088為8位AB：20位，尋址1MB地址空間EU：ALUAX、BX、CX、DX：通用寄存器SP、BP：指針寄存器DI、SI：變址寄存器FLAGS：狀態(tài)標(biāo)志CF、PF、AF、ZF、SF、OF控制狀態(tài)DF、IF、TF指令譯碼控制電路BIU：CS、DS、SS、ES段寄存器IP指令指針內(nèi)部通信寄存器20位地址加法器：∑＝∑REGx16＋偏移量指令隊列FIFO：8088是4B，8086是6B總線控制電路

1.2.216位微處理器-i8086/i8088（2）

BIU:與內(nèi)存及I/O芯片接口，提供總線控制信號，執(zhí)行外部總線周期， 根據(jù)EU請求完成取指和數(shù)據(jù)交換;EU：指令執(zhí)行，進行數(shù)據(jù)處理和有效地址計算并管理R1.2.2

16位微處理器-i80286（1）3.Intel80286（1982年）

(1)概況

增強16位，線寬1.5～2μm，13.4萬管，6～25MHz主頻

DB：16四列直插封裝

AB：24片內(nèi)MMU：物理地址16MB，虛擬地址1GB

工作模式：實（地址）模式：8086全部功能。

保護（虛擬地址）模式：實模式＋存儲管理＋ 虛存支持＋保護＋多任務(wù)多用戶支持，

4級特權(quán)保護：支持OS與任務(wù)分離，支持任務(wù)中程序與數(shù)據(jù)保護CS、DS、SS、ESTSS任務(wù)狀態(tài)段、DTS描述符表段（GDT、LDT、IDT） 15條新指令1.2.216位微處理器-i80286（2）

總線部件BU指令部件IU執(zhí)行部件EU地址部件AU

每個部件可與其他部件異步并行操作，運行速度比較快1.2.216位微處理器-i80286（3）（2）內(nèi)部結(jié)構(gòu)：BU，IU，EU，AUBU：CPU←→DB與80287FPU接口預(yù)取器和6B指令隊列IU：指令譯碼器：指令字節(jié)→69位微碼已譯碼指令隊列：容納3條指令EU：ALU寄存器組：通用寄存器，F(xiàn)LAGS控制電路：69位微碼→控制電位序列AU：實地址模式：段基址＋偏移量→20位物理地址保護模式：存儲保護：許可性、段限制邏輯地址→線性地址即24位物理地址1.2.332位微處理器-i80386（2）

總線接口指令預(yù)取指令譯碼執(zhí)行分段分頁部件1.2.332位微處理器-i80386（3）②指令預(yù)取部件

預(yù)取器：總線空閑時，通過BIU按序取指送入預(yù)取隊列。預(yù)取隊列（16B）→指令譯碼部件。③指令譯碼部件

指令譯碼：指令字節(jié)→內(nèi)部碼已譯碼指令隊列：緩沖深度3條指令①、②、③部件組成80386的指令流水線④執(zhí)行部件

控制器數(shù)據(jù)處理器保護檢測把已譯碼指令隊列中的內(nèi)部碼轉(zhuǎn)換成時序控制信號、其他部件 協(xié)同完成指令操作，還用專用硬件加速某些操作的執(zhí)行⑤分段部件：邏輯地址→線性地址

三輸入加法器描述符寄存器限長和屬性PLA經(jīng)過分段有效性檢查，把邏輯地址轉(zhuǎn)換成線性地址1.2.332位微處理器-i80386（4）⑥分頁部件：線性地址→物理地址加法器頁Cache控制和特性PLA允許分頁時，將從分段部件或指令預(yù)取部件 得到的線性地址轉(zhuǎn)換成物理地址，并用TLB加速地址 變換，變換后的物理地址送BIU，完成了內(nèi)存與I/O的存?、?、⑤、⑥部件組成80386的地址流水線⑤、⑥部件構(gòu)成存儲器管理部件MMU1.2.332位微處理器-i80386（6）（3）工作模式實模式：與8086相同，可以處理32位數(shù)據(jù)，增加FS、GS保護模式：4GB物理空間、段長可達1MB（不用頁）/4GB（啟動頁）多任務(wù)保護機制虛擬8086模式：實模式＋保護功能（4）存儲地址空間物理地址空間4GB虛擬地址空間64TB1.2.332位微處理器-i80386（7）(5)80386Family

80386DX全32位，80386原型80386SX外部DB16位，外部AB24位80386SL采用低功耗和SMM（系統(tǒng)管理模式）的80386SX3.3V和5V電源,SMI和靜態(tài)CMOS工藝, 系統(tǒng)閑置時工作頻率降到0Hz進入休眠狀態(tài)， 功耗低于0.25W80386DL采用SL技術(shù)的80386DX，低功耗和節(jié)能型80386EXAB為26位的80386SX，增加系統(tǒng)管理模式和 能源管理技術(shù)，主要應(yīng)用于嵌入式系統(tǒng)1.2.332位微處理器-i80486（3）（2）80486系列

80486DX＝80386＋80387＋8KBCache及控制器80486SX＝80386＋8KBCache及控制器80486SL低功耗節(jié)能型80486DX能工作在3.3V，電源切斷電路，SMI，休眠狀態(tài)80486SX2時鐘倍頻技術(shù)的80486SX80486DX2時鐘倍頻技術(shù)的80486DXIntelDX4時鐘3倍頻技術(shù)的80486DX0.6μm工藝，3.3V，時鐘頻率100NHz,16KBCache1.2.332位微處理器-Pentium（1）3.IntelPentium系列（1）Pentium（1993.3）奔騰0.8～0.6μm靜態(tài)BiCMOS工藝，310萬管，273腳PGA，60～233MHz主頻，RISC與CISC結(jié)合產(chǎn)品。超級流水線：U、V兩條流水線，1T執(zhí)行2條指令，每條流水線都有ALU、地址生成邏輯和數(shù)據(jù)Cache接口，5級流水。高性能FPU：浮點數(shù)運算高度流水線化，8級流水，每T可完成1～2個浮點操作獨立的指令Cache和數(shù)據(jù)Cache，都是8KB，數(shù)據(jù)Cache有二個接口分別與U、V兩條流水線相連，2路組相聯(lián)存儲器。分支預(yù)測：提高性能到達90MIPS分支目標(biāo)緩沖器（BTB）的小Cache來動態(tài)預(yù)測程序的分支操作。64位外部DB：用于同內(nèi)存以528MB/S（66MHz鐘頻）交換數(shù)據(jù)，1個突發(fā)總線周期讀入256位數(shù)據(jù)。1.2.332位微處理器-Pentium（2）

600nmBiCMOS工藝超級流水線高性能FPU

獨立指令和數(shù)據(jù)CACHE分支預(yù)測外部DB64位1.2.332位微處理器-PentiumPro（1）（2）PentiumPro（1995.11）高能奔騰0.6～0.25μm四層BiCMOS工藝，387腳PGA，155～433MHz。CPU內(nèi)核：有8KB代碼L1Cache＋8KB數(shù)據(jù)L1Cahce，550萬管，

與CPU同頻的256KBL2Cache，1550萬管，64位全速總線相連。5個并行處理單元：整數(shù)（2）、存儲（1）、裝載（1）、浮點（1）。CISC指令RISC化：將指令分解為微操作亂序執(zhí)行（Outoforderexecution）：CPU允許指令不按程序順序 發(fā)給處理單元，能提前的立即分發(fā)執(zhí)行，然后重排單元將結(jié)果按指令順序重排，

CPU內(nèi)電路滿負荷，提高其運行速度動態(tài)分支預(yù)測和推測執(zhí)行(dynamicbranchprediction，speculativeexec.)3路超標(biāo)量結(jié)構(gòu)和14級流水線結(jié)構(gòu)：提高并行處理能力1.2.332位微處理器-PentiumPro（2）1.2.332位微處理器-PentiumMMX（3）PentiumMMX（Multimediaextension）（1997.1）多能奔騰0.35μmCMOS工藝，450萬管，160～233MHz，4種新的數(shù)據(jù)類型，8個64位寄存器和57條新指令，對IA-32指令系統(tǒng)擴展（浮點寄存器別名映象），A/V，圖形圖象處理，多媒體及通信。新數(shù)據(jù)類型：緊縮的字節(jié)、字、雙字和四字的64位數(shù)據(jù)放在8個64位寄存器,采用SIMD技術(shù)單指令處理多個數(shù)據(jù)飽和運算：環(huán)繞處理：F000H+4000H=3000H溢出截斷，低位返回，進位丟失飽和運算：F000H+4000H=FFFFH溢出結(jié)果截至數(shù)據(jù)類型最大/小位適用于圖形等多媒體處理積和運算：矢量點積和矩陣乘法是A/V和圖象數(shù)據(jù)基本運算指令：PMADDWD積和運算指令用于壓縮/解壓SIMD技術(shù)：與緊縮數(shù)據(jù)類型配合提高性能1.2.332位微處理器-PentiumII（4）PentiumII（1997.5）AMDK6-20.25μm工藝，750萬管，233～450MHzPII=PentiumPro+PentiumMMX兩級Cache：L1為16KB＋16KB，L2為512KB，移到片外，運行頻率為CPU核心 頻率一半，64位高速總線。除掉L2Cache即為Celeron（賽揚）處理器， 浮點與PII持平，后加入高速128KBCache。動態(tài)執(zhí)行多分支預(yù)測：預(yù)測程序流向，加速處理器的工作流程。數(shù)據(jù)流分析：分析指令流數(shù)據(jù)依賴關(guān)系，優(yōu)化指令執(zhí)行排序。推測執(zhí)行：并行推測執(zhí)行指令，使執(zhí)行單元始終處于運行狀態(tài)。雙重獨立總線結(jié)構(gòu)DIBL2Cache總線（L2Cache與CPU專用總線）和系統(tǒng)總線（用于Mem.）可提供3倍于單一總線結(jié)構(gòu)處理器的帶寬性能。單邊接觸盒（SEC）封裝CPU和L2Cache→SEC→Slot1→主板雙64位后端總線非PGA242觸點1.2.332位微處理器-PentiumIII（5）

PentiumIII（1999.2）AMDK7-Athlon0.25μm工藝，950萬管，70條SSE（StreamingSIMDExtensions）指令： 用于語言識別、實時壓縮、三位圖象處理、A/V處理。L1Cache：16KB指令Cache和16KB數(shù)據(jù)Cache；L2Cache：512KB，為CPU核心速度的一半。8x128bit單精度寄存器：同時處理4個單精度（4x32位）浮點變量， 20億次/秒浮點運算。繼承了PII的動態(tài)執(zhí)行，雙重獨立總線技術(shù)，100MHz前端總線。1.2.332位微處理器-PIIICoppermine（6）PentiumIIICoppermine（1999.10）0.18μm工藝，主頻733MHz，外頻133MHz，2800萬管， 1.1～1.7V256KB的L2Cache置于片內(nèi)，工作在CPU核心頻率下Cache轉(zhuǎn)換架構(gòu)L2Cache→256b寬通路，每時鐘傳32B，帶寬11.2GB/S。先進的系統(tǒng)緩沖器填充Buffer：4→6 總線隊列：4→8回寫緩沖器：1→4移動PC的SpeedStep技術(shù)降低速度和電壓后，延長運行時間；外接電源時，以全速全壓運行。2000.6AMDAthlon（Thunderbird，雷鳥）與PIIICoppermine 有相同的緩存特性，同時將L2緩存間聯(lián)合并發(fā)處理的 通道數(shù)從2個增到16個，性能提升。1.2.332位微處理器-ProPIIPIII1.2.332位微處理器-Pentium4（1）（7）PentiumIV或Pentium4（2000.11）0.18μm工藝，6層鋁金屬層，4200萬管，面向互聯(lián)網(wǎng)技術(shù)， 內(nèi)核構(gòu)架NetBurst，IA-32體系結(jié)構(gòu)超級流水線技術(shù)：20級（PIII是10級），ALU用內(nèi)核頻率的2倍，直接加速了 整數(shù)指令的執(zhí)行速度。將取指、譯碼、取數(shù)、執(zhí)行和回寫 分給指令流水線不同級同時處理執(zhí)行跟蹤緩存指令L1Cache→ExectcionTraceCache指令解碼→執(zhí)行跟蹤緩存（1200條微操作）→第1級流水出現(xiàn)分支預(yù)測錯誤，可從跟蹤緩存中重新獲取微操作，減少預(yù)測錯誤影響。高級動態(tài)執(zhí)行引擎：為EU動態(tài)提供指令不使其停頓不等待數(shù)據(jù)的指令送到EU去執(zhí)行增強的分支預(yù)測功能和BTB（4KB）高效的亂序推測能力減少預(yù)測失敗引起的延遲快速執(zhí)行引擎：ALU在時鐘的上升和下降沿都執(zhí)行運算，是CPU主頻的兩倍， 平均半個時鐘周期完成1條指令，采用的是時鐘緩沖（Clockbuffering）電路。1.2.332位微處理器-Pentium4（2）1.2.332位微處理器-Pentium4（3）SSE2指令：對Internet、3D和多媒體技術(shù)

144組指令提升多媒體指令的執(zhí)行性能

128bit的MMX寄存器

128bit的SIMD整數(shù)運算

128bit的雙精度浮點運算

提升多媒體指令的執(zhí)行性能，如DVD/MP3/MPEG-4的回放400MHz系統(tǒng)總線配合800MHz的RDRAM，其內(nèi)存帶寬，即3.2GB/s數(shù)據(jù)傳輸率采用QDR（QuadDateRate）技術(shù)：4條64位數(shù)據(jù)流1.2.464位微處理器-基本術(shù)語指令集

CISC：X86、x86-64指令集的Intel、AMD等處理器。

RISC：PowerPC，SPARC，PA-RISC，MIPS，Alpha等

EPIC：Itanium，ItaniumIIX86-64：AMD64、EM64T（前身是IA-32E）CPU擴展指令集

MMX：57條多媒體指令

SSE：70條：50條SIMD浮點運算、12條MMX整數(shù)運算、8條優(yōu)化數(shù)據(jù)塊傳輸

SSE2：144條：SSE部分和MMX部分

SSE3：13條：數(shù)據(jù)傳輸、數(shù)據(jù)處理、特殊處理、優(yōu)化命令、超線程性能增強超標(biāo)量和超流水線

超流水線通過流水細化，提高主頻，在1T內(nèi)完成多個操作，以時間換取空間；超標(biāo)量是內(nèi)置多路流水線實時執(zhí)行多處理器，以空間換取時間封裝

針柵陣列（PGA）封裝的MPU使用socket插座單邊接觸盒（SEC）封裝的MPU使用slotX1.2.464位微處理器-Itanium1.Itanium（開發(fā)代碼Merced，安騰，Intel和HP）IA-64架構(gòu)：64位尋址能力和64位寄存器工藝：Madison100nm,Montecito90nm,4.1億管①指令定長，降低解碼復(fù)雜度②指令可對寄存器操作③顯式并行指令計算（EPIC）技術(shù)編譯器：分析指令間依賴關(guān)系無依賴關(guān)系的指令組合執(zhí)行部件：成組的指令群并行執(zhí)行并行調(diào)度是編譯時由軟件決定，硬件調(diào)度會增加復(fù)雜性和提高成本3級高速緩存：L132KB（指令和數(shù)據(jù)），L2256KB，L31.5-6MBItanium2的L3有9MB，其雙核的L3有24MB④IA-64的分支預(yù)測在編譯控制，分支判斷與分支語句同時執(zhí)行。⑤投機裝載：數(shù)據(jù)預(yù)裝數(shù)據(jù)提前幾十個周期放入L1Cache，避免未命中，減少訪存⑥主頻高900MHz~1.5GHz，400MHz系統(tǒng)總線，CPU帶寬6.4GB/s1.2.464位微處理器-ItaniumIIIA-64架構(gòu)：向雙核或多核發(fā)展主要特點：EPIC指令集分支預(yù)測推測執(zhí)行集束指令工作模式：由處理器狀態(tài)寄存器PSR決定執(zhí)行IA-64指令集 還是IA-32指令集5組部件：指令處理、執(zhí)行、控制、內(nèi)存子系統(tǒng)、IA-32兼容執(zhí)行引擎IA-32兼容執(zhí)行引擎：指令預(yù)取、解碼、調(diào)度和控制、專用執(zhí)行單元： 通用寄存器、選擇器、描述符寄存器、浮點寄存器、 MMX寄存器、SIMD流擴展寄存器等IA-32EC技術(shù)：IA-32執(zhí)行層技術(shù)將IA-32代碼譯成原始IA-64代碼，充分利用IA-64強大資源，IA-32EL軟件是與硬件分離的執(zhí)行層軟件，可全面增強IA-64系統(tǒng)上IA-32軟件的執(zhí)行性能爭議問題：IA-64處理器引入了x86toIA-64解碼器，但不是最有效2.AMD64AMD使用x86結(jié)構(gòu)并擴展到64位來獲得x86-64結(jié)構(gòu)

-處理器能全速高性能地運行x86和x86-64程序

-64位模式不采用分段模式

-具有長模式和遺傳模式，長模式包括64位模式和兼容模式（允許現(xiàn)有程序無需修改就運行在長模式下）真正的64位x86芯片，增加到16個64位REG.,8組128位SSEREG.,給SIMD提供更多空間1.2.464位微處理器-AMD64（1）1.2.464位微處理器-AMD64（2）AMD64位MPU體系架構(gòu)“Hammer”面向4路及8路服務(wù)器市場。補充AthlonMP32位MPU適用于大型數(shù)據(jù)庫，數(shù)據(jù)挖掘，在線事務(wù)處理等企業(yè)級應(yīng)用集成化的DDRDRAM控制器，支持ECC內(nèi)存，檢查和糾正內(nèi)存中的代碼錯AMD的HyperTransport總線結(jié)構(gòu)：使PC內(nèi)部芯片之間的數(shù)據(jù)傳輸速率達到12.8Gbps

此技術(shù)得到Apple、Cisco、Sun、Transmeta、Nvidia、API、PMC-Sierra等支持AMD支持64位技術(shù)：Athlon64系列（速龍）、Opteron系列（皓龍）、Sempron系列（閃龍）、Turion系列（炫龍）1.2.464位微處理器-IntelEM64T

3.IntelEM64T,前身是IA-32E

-Intel擴展64位內(nèi)存技術(shù)，增強IA-32結(jié)構(gòu)，擴展到64位結(jié)構(gòu)操作

-完全兼容現(xiàn)在的IA-32結(jié)構(gòu)和x86-64技術(shù)

-具有傳統(tǒng)IA-32模式和擴展IA-32e模式，擴展IA-32e模式包括64位 模式和兼容模式，由擴展功能激活寄存器IA-32_EFER選定。

-64位模式下具有以下特性：

※64位線性平面地址

※增加8個新的通用寄存器，都擴展到64位

※增加8個128位SIMD流擴展寄存器（SSE,SSE2和SSE3)

※64位寬的通用寄存器和指令指針寄存器1.2.5微處理器簡介匯總（1）1.2.5微處理器簡介匯總（2）時鐘頻率體系結(jié)構(gòu)

指令部件Pentium

60～233MHz

IA-32RISC＋CISC2路超標(biāo)量流水線結(jié)構(gòu)：U和V流水線

PentiumPro155～433MHzIA-32CISC指令RISC化3路超標(biāo)量流水線結(jié)構(gòu)；3個并行譯碼器

PentiumMMX

160～233MHz

IA-32RISC＋CISC具有Pentium的所有特性并采用多媒體擴展（MMX）和SIMD技術(shù)PentiumⅡ

233～450MHz

PentiumPro+MMXMMX技術(shù)融入到PentiumPro中；多媒體增強技術(shù)；SIMD技術(shù)PentiumⅢ

0.45～1.4GHz

IA-32在PⅡ基礎(chǔ)上新增70條SSE指令和8個128位單精度寄存器PⅢCoppermine0.5～1.33GHzIA-32先進的系統(tǒng)緩沖器；6個填充緩沖器；8條總線隊列；4個回寫緩沖器Pentium41.3～2.4GHz

IA-32內(nèi)核架構(gòu)NetBurst超級流水線技術(shù)；支持雙精度SIMD處理；SSE2指令集共有114組指令I(lǐng)ntelItaniumⅡ0.9～1GHz

IA-64(64位)

包括顯式并行指令計算（EPIC）；328個寄存器1.2.5微處理器簡介匯總（3）1.2.5微處理器簡介匯總（4）執(zhí)行技術(shù)總線技術(shù)Pentium

分支預(yù)測；2個32字節(jié)的緩沖區(qū)

64位外部數(shù)據(jù)總線

PentiumPro動態(tài)分支預(yù)測和推測執(zhí)行、亂序執(zhí)行

64位外部數(shù)據(jù)（前端）總線訪存；

64位全速同步后端總線訪L2Cache

PentiumMMX

分支預(yù)測；2個32字節(jié)的緩沖區(qū)

64位外部數(shù)據(jù)總線

PentiumⅡ

動態(tài)執(zhí)行技術(shù)：

多分支預(yù)測；數(shù)據(jù)流分析；推測執(zhí)行

雙重獨立總線；100MHz前端總線；

二級高