第3章TMS320C54x的硬件結(jié)構(gòu)

3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性3.2總線結(jié)構(gòu)3.3中央處理單元（CPU）3.4存儲(chǔ)器3.5片內(nèi)外設(shè)3.6復(fù)位操作及省電方式3.7中斷3.8流水線3.9TMS320C54x系列DSP的引腳及說明3.10本章小結(jié) 第3章TMS320C54x的硬件結(jié)構(gòu)第3章TMS320C54x的硬件結(jié)構(gòu)下一頁(yè)返回上一頁(yè)退出首頁(yè)內(nèi)容簡(jiǎn)介TMS320C54x（簡(jiǎn)稱C54x）系列DSP是TI公司推出的低功耗、高性能的16位定點(diǎn)數(shù)字信號(hào)處理器，具有很好的操作靈活性和很高的運(yùn)行速度。由于TMS320C54x使用CPU的并行運(yùn)行特性、特殊硬件邏輯、特定的指令系統(tǒng)和多總線技術(shù)等來提高運(yùn)算速度，并使用高級(jí)的IC硬件設(shè)計(jì)技術(shù)來提高處理器工作速度及降低功耗，使其具有功耗小、高度并行等優(yōu)點(diǎn)，可以滿足眾多領(lǐng)域?qū)崟r(shí)處理的要求。本章詳細(xì)介紹TMS320C54x的硬件結(jié)構(gòu)，主要包括總線結(jié)構(gòu)、中央處理單元、存儲(chǔ)器、片內(nèi)外設(shè)、復(fù)位電路、中斷和流水線、引腳功能。第3章TMS320C54x的硬件結(jié)構(gòu)下一頁(yè)返回上一頁(yè)退出首頁(yè)3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性TI公司推出的同一代TMS320系列DSP產(chǎn)品的CPU結(jié)構(gòu)是相同的，只是在片內(nèi)存儲(chǔ)器和片內(nèi)外圍設(shè)備的配置上不一定相同。TMS320C54x系列DSP處理器產(chǎn)品雖然很多，但其體系結(jié)構(gòu)基本上是相同的，特別是處理器內(nèi)部CPU結(jié)構(gòu)是完全相同的，不同處理器只是在時(shí)鐘頻率、工作電壓、片內(nèi)存儲(chǔ)器容量大小、外圍設(shè)備和接口電路的設(shè)計(jì)上會(huì)有所不同。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.1TMS320C54x的內(nèi)部結(jié)構(gòu)下一頁(yè)返回上一頁(yè)退出首頁(yè)3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性第3章TMS320C54x的硬件結(jié)構(gòu)圖3-1TMS320C54xDSP的內(nèi)部組成框圖圖3-2TMS320C54xDSP的內(nèi)部硬件結(jié)構(gòu)圖3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性TMS320C54x內(nèi)部結(jié)構(gòu)基本上可以分為3大部分：CPU：包括算術(shù)邏輯運(yùn)算單元、乘法器、累加器、移位寄存器、各種專用用途的寄存器、地址生成器及內(nèi)部總線。片內(nèi)存儲(chǔ)器系統(tǒng)：包括片內(nèi)的程序ROM、片內(nèi)單訪問的數(shù)據(jù)RAM和雙訪問的數(shù)據(jù)RAM、外部存儲(chǔ)器接口。片內(nèi)外設(shè)與專用硬件電路：包括片內(nèi)定時(shí)器、各種類型的串口、主機(jī)接口、片內(nèi)鎖相環(huán)（PLL）時(shí)鐘發(fā)生器及各種控制電路。此外，在DSP處理器中還包含有仿真功能及其IEEE1149.1標(biāo)準(zhǔn)接口（JTAG），用于處理器開發(fā)應(yīng)用時(shí)的仿真。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.1TMS320C54x的內(nèi)部結(jié)構(gòu)3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性1.CPU部分先進(jìn)的多總線結(jié)構(gòu)（1條程序總線、3條數(shù)據(jù)總線和4條對(duì)應(yīng)的地址總線）。40位算術(shù)邏輯運(yùn)算單元（ALU），包括1個(gè)40位桶形移位寄存器和2個(gè)獨(dú)立的40位累加器。17位×17位并行乘法器與40位專用加法器相連，用于非流水線式單周期乘法/累加（MAC）運(yùn)算。比較、選擇、存儲(chǔ)單元（CSSU），用于加法、比較、選擇運(yùn)算。指數(shù)編碼器，是一個(gè)支持單周期指令EXP的專用硬件，可以在單個(gè)周期內(nèi)計(jì)算40位累加器中數(shù)值的指數(shù)。雙地址生成器，包括8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU）。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.2TMS320C54x的主要特性3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性2.存儲(chǔ)器16位192K字的可尋址存儲(chǔ)空間（64K字的程序存儲(chǔ)空間、64K字的數(shù)據(jù)存儲(chǔ)空間和64K字的I/O空間），此外，C549、VC5402、VC5409、VC5410和VC5416等帶有擴(kuò)展程序存儲(chǔ)器，程序存儲(chǔ)空間最大可擴(kuò)展至8M字。片內(nèi)ROM，可配置為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。片內(nèi)RAM有兩種類型，即片內(nèi)雙訪問RAM（DARAM）和片內(nèi)單訪問RAM（SARAM）。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.2TMS320C54x的主要特性3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性3.片內(nèi)外設(shè)軟件可編程等待狀態(tài)發(fā)生器。可編程分區(qū)切換邏輯電路。帶有內(nèi)部振蕩器或用外部時(shí)鐘源的片內(nèi)鎖相環(huán)時(shí)鐘發(fā)生器。支持全雙工操作的串行口，可進(jìn)行8位或16位串行通信。片內(nèi)的串行口根據(jù)型號(hào)不同可分為4種：?jiǎn)瓮ǖ劳酱锌冢⊿P）、帶緩沖器單通道同步串行口（BSP）、并行帶緩沖器多通道同步串行口（McBSP）、時(shí)分多通道帶緩沖器串行口（TMD）。處理器不同串行口配置也不盡相同?？膳c主機(jī)直接連接的8位或16位并行主機(jī)接口（HPI）。16位可編程定時(shí)器。6通道直接存儲(chǔ)器訪問（DMA）控制器。外部總線關(guān)斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號(hào)。數(shù)據(jù)總線具有總線保持特性。

第3章TMS320C54x的硬件結(jié)構(gòu)3.1.2TMS320C54x的主要特性3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性4.指令系統(tǒng)單指令重復(fù)和塊指令重復(fù)操作指令。用于程序和數(shù)據(jù)管理的塊存儲(chǔ)器傳送指令。32位長(zhǎng)操作數(shù)指令。同時(shí)讀入2個(gè)或3個(gè)操作數(shù)的指令?？梢圆⑿写鎯?chǔ)和并行加載的算術(shù)指令。條件存儲(chǔ)指令。從中斷快速返回指令。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.2TMS320C54x的主要特性3.1TMS320C54x的內(nèi)部結(jié)構(gòu)和主要特性5.電源

具有多種節(jié)電模式，可用IDLE1、IDLE2和IDLE3指令來控制處理器功耗，使CPU工作在省電方式?？煽刂脐P(guān)斷時(shí)鐘輸出信號(hào)CLKOUT。6.片內(nèi)仿真接口具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口（JTAG），可與主機(jī)相連，用于系統(tǒng)處理器的開發(fā)與應(yīng)用。7.速度

單周期定點(diǎn)指令的執(zhí)行時(shí)間為25/20/12.5/10/8.3/7.5/6.25ns，相應(yīng)的CPU運(yùn)行速度為40/50/80/100/120/133/160MIPS。第3章TMS320C54x的硬件結(jié)構(gòu)3.1.2TMS320C54x的主要特性3.2總線結(jié)構(gòu)TMS320C54x的結(jié)構(gòu)是以8條16位總線為核心的，即1條程序總線（PB）、3條數(shù)據(jù)總線（CB、DB和EB）和4條地址總線（PAB、CAB、DAB和EAB），這些總線形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。8條16位總線的功能如下：(1)1條程序總線（PB）程序總線（PB）傳送由程序存儲(chǔ)器取出的指令操作代碼和立即操作數(shù)。PB既可以將程序空間的操作數(shù)據(jù)（如系數(shù)表）送至數(shù)據(jù)空間的目標(biāo)地址中，以執(zhí)行數(shù)據(jù)移動(dòng)，也可以將程序空間的操作數(shù)據(jù)傳送到乘法器和加法器中，以便執(zhí)行乘法/累加操作。此種功能，連同雙操作數(shù)的特性，支持在一個(gè)周期內(nèi)執(zhí)行3操作數(shù)指令（如FIRS指令）。第3章TMS320C54x的硬件結(jié)構(gòu)下一頁(yè)返回上一頁(yè)退出首頁(yè)3.2總線結(jié)構(gòu)(2)3條數(shù)據(jù)總線（CB、DB和EB）3條數(shù)據(jù)總線（CB、DB和EB）將內(nèi)部各單元（如CPU，數(shù)據(jù)地址生成電路，程序地址生成電路，片內(nèi)外圍設(shè)備以及數(shù)據(jù)存儲(chǔ)器）連接在一起。其中，CB和DB用來傳送從數(shù)據(jù)存儲(chǔ)器讀出的數(shù)據(jù)；EB用來傳送寫入存儲(chǔ)器的數(shù)據(jù)。第3章TMS320C54x的硬件結(jié)構(gòu)3.2總線結(jié)構(gòu)(3)4條地址總線（PAB、CAB、DAB和EAB）4條地址總線（PAB、CAB、DAB和EAB）用于傳送執(zhí)行指令所需要的地址。TMS320C54x可以利用兩個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU0和ARAU1），在每個(gè)周期產(chǎn)生兩個(gè)數(shù)據(jù)存儲(chǔ)器的地址。TMS320C54x還有一條訪問片內(nèi)外設(shè)的片內(nèi)雙向總線。這條雙向總線通過CPU接口內(nèi)的總線交換器與DB和EB相連。利用這條雙向總線的訪問過程需要2個(gè)或更多個(gè)周期來讀/寫，具體時(shí)間取決于外圍電路的結(jié)構(gòu)。由此可見，DSP處理系統(tǒng)中應(yīng)當(dāng)盡量避免器件內(nèi)外大量數(shù)據(jù)交換，以保證系統(tǒng)高速特性。第3章TMS320C54x的硬件結(jié)構(gòu)表3-2各種讀/寫方式用到的總線第3章TMS320C54x的硬件結(jié)構(gòu)讀/寫方式地址總線程序總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀程序?qū)憜螖?shù)據(jù)讀雙數(shù)據(jù)讀32位長(zhǎng)數(shù)據(jù)讀(hw)(lw)(hw)(lw)單數(shù)據(jù)寫數(shù)據(jù)讀/數(shù)據(jù)寫雙數(shù)據(jù)讀/系數(shù)讀外設(shè)讀外設(shè)寫注：hw為32位數(shù)據(jù)的高16位；lw為32位數(shù)據(jù)的低16位。3.2總線結(jié)構(gòu)TMS320C54x總線結(jié)構(gòu)的特點(diǎn)：①8條16位總線，并行工作能在一個(gè)機(jī)器周期內(nèi)完成3次讀操作和1次寫操作。②支持?jǐn)?shù)據(jù)在程序空間和數(shù)據(jù)空間傳送。③支持片內(nèi)、外外設(shè)的雙向通信。④支持功能很強(qiáng)的算術(shù)邏輯與位操作運(yùn)算。第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）中央處理單元（CPU）是DSP的核心部件，它的性能直接關(guān)系到DSP器件的性能。CPU的基本組成如下：40位算術(shù)邏輯運(yùn)算單元（ALU）2個(gè)40位累加器1個(gè)40位桶形移位寄存器乘法器/加法器單元（MAC）比較、選擇和存儲(chǔ)單元（CSSU）指數(shù)編碼器CPU狀態(tài)和控制寄存器兩個(gè)地址發(fā)生器第3章TMS320C54x的硬件結(jié)構(gòu)下一頁(yè)返回上一頁(yè)退出首頁(yè)算術(shù)邏輯運(yùn)算單元（ALU）可以實(shí)現(xiàn)加/減法運(yùn)算、邏輯運(yùn)算等大部分算術(shù)和邏輯功能，且大多數(shù)的算術(shù)邏輯運(yùn)算指令都是單周期指令。除存儲(chǔ)操作指令（ADDM、ANDM、ORM和XORM）外，ALU的運(yùn)算結(jié)果通常都被傳送到目的累加器（累加器A和B）。第3章TMS320C54x的硬件結(jié)構(gòu)3.3.1算術(shù)邏輯運(yùn)算單元（ALU）3.3中央處理單元（CPU）第3章TMS320C54x的硬件結(jié)構(gòu)3.3.1算術(shù)邏輯運(yùn)算單元（ALU）3.3中央處理單元（CPU）圖3-3ALU功能框圖[例3-1]設(shè)(AR2)=0060h，(AR3)=0070h，數(shù)據(jù)存儲(chǔ)器(0060h)=A678h，(0070h)=7234h，分析指令“ADD*AR2,*AR3,A”的執(zhí)行情況：ADD*AR2,*AR3,A;將AR2和AR3各自指向的數(shù)據(jù)存儲(chǔ)器單元內(nèi)容左移16位后相加，結(jié)果放到累加器A中，執(zhí)行情況如下表所示第3章TMS320C54x的硬件結(jié)構(gòu)3.3.1算術(shù)邏輯運(yùn)算單元（ALU）3.3中央處理單元（CPU）SXM=0(無符號(hào)數(shù)相加)SXM=1(有符號(hào)數(shù)相加)ALU的X輸入端（經(jīng)過DB取自0060h）00A6780000hFFA6780000hALU的Y輸入端（經(jīng)過CB取自0070h）0072340000h0072340000h指令執(zhí)行后的結(jié)果AOVM=00118AC0000h0018AC0000hOVM=1007FFFFFFFh0018AC0000h指令執(zhí)行后的標(biāo)志位狀態(tài)C1（有進(jìn)位）1（有進(jìn)位）OVA1（有溢出）0（無溢出）ALU有X和Y兩個(gè)輸入端

ALU輸入：X端:DB0~15,移位寄存器Y端：CB0~15,A,B,TALU輸出：A,B

ALU能起兩個(gè)16-bitALUs的作用，且在狀態(tài)寄存器ST1中的C16位置1時(shí)，可同時(shí)完成兩個(gè)16-bit運(yùn)算.第3章TMS320C54x的硬件結(jié)構(gòu)3.3.1算術(shù)邏輯運(yùn)算單元（ALU）3.3中央處理單元（CPU）2.累加器A,B基本結(jié)構(gòu)：A,B均為40位說明：保護(hù)位,防止迭代運(yùn)算產(chǎn)生的溢出,有符號(hào)運(yùn)算時(shí)為擴(kuò)展符號(hào)位AL,AH,AG,BL,BH,BG都是存儲(chǔ)器映射寄存器,地址為0008H~000DHA與B的區(qū)別：A的31~16位可以作為乘法器的一個(gè)輸入,而B不能累加器A和B用于存儲(chǔ)ALU或乘法器/加法器單元輸出的數(shù)據(jù)。累加器也能輸出數(shù)據(jù)到ALU或乘法器/加法器中。第3章TMS320C54x的硬件結(jié)構(gòu)3.3.2累加器3.3中央處理單元（CPU）222.累加器[例3-2]累加器A=FF01234567h，執(zhí)行帶移位的STH和STL指令后，求暫存器T和A的內(nèi)容。STHA,8,T;A的內(nèi)容左移8位后，AH存入T，T=2345h，A=FF01234567hSTHA,-8,T;A的內(nèi)容右移8位后，AH存入T，T=FF01h，A=FF01234567hSTLA,8,T;A的內(nèi)容左移8位后，AL存入T，T=6700h，A=FF01234567hSTLA,-8,T;A的內(nèi)容右移8位后，AL存入T，T=2345h，A=FF01234567h第3章TMS320C54x的硬件結(jié)構(gòu)3.3.2累加器3.3中央處理單元（CPU）233.3.3桶形移位器桶形移位器能把輸入的數(shù)據(jù)進(jìn)行0到31位的左移和0到16位的右移。第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）圖3-5桶形移位器的功能框圖3.3.3桶形移位器桶形移位寄存器的輸入可以為：①DB,取得16位輸入數(shù)據(jù)；②DB和CB,取得32位輸入數(shù)據(jù)；③40位累加器A或B。桶形移位寄存器的輸出連到：①ALU的一個(gè)輸入端，②經(jīng)過MSW/LSW（最高有效字/最低有效字）寫選擇單元至EB總線。第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.3桶形移位器[例3-3]對(duì)累加器A執(zhí)行不同的移位操作ADDA,-4，B;累加器A的值右移4位后加到累加器B中ADDA,ASM，B;累加器A的值按ASM指定的移位數(shù)移位后加到累加器B中NORMA;按暫存器T中的數(shù)值對(duì)累加器A進(jìn)行歸一化第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）乘法器/加法器（MAC）單元包括1個(gè)乘法器和1個(gè)專用加法器。乘法器/加法器單元具有強(qiáng)大的乘累加運(yùn)算功能，可以在一個(gè)流水線周期內(nèi)完成1次乘法運(yùn)算和1次加法運(yùn)算。TMS320C54xCPU中的MAC單元有一個(gè)17位×17位的硬件乘法器，并且附帶了一個(gè)40位的專用加法器，其功能框圖如圖3-6所示。其中硬件乘法器用來完成乘法運(yùn)算，專用加法器用來完成累加、取整、飽和等操作。乘法器/加法器單元由以下部分組成：乘法器，加法器，帶符號(hào)/無符號(hào)輸入控制，小數(shù)控制，零檢測(cè)器，舍入器（二進(jìn)制補(bǔ)碼），溢出/飽和邏輯和暫存器（TREG）。3.3.4乘法器/加法器單元第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）圖3-6乘法器/加法器單元功能框圖乘法器輸入：X:T，A,DB0~15Y:A,DB0~15,CB0~15,PB0~15乘法器輸出：加法器加法器輸入：X:乘法器Y：A,B,加法器輸出：A,B,0零3.3.4乘法器/加法器單元[例3-4]MAC指令和MACR指令的執(zhí)行情況分析MAC[R]*AR3,A;將AR3指向的存儲(chǔ)單元內(nèi)容與暫存器T的值相乘后與累加器A的值相加后送入A中3.3.4乘法器/加法器單元第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）29比較、選擇和存儲(chǔ)單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，即選擇累加器中較大的字并存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中，不改變狀態(tài)寄存器ST0中的測(cè)試/控制位和傳送寄存器（TRN）的值。其功能框圖如圖3-8所示。功能：多用于Viterbi型蝶形運(yùn)算，加、比較、選擇、存儲(chǔ)運(yùn)算。用途：多用于通信中均衡，解碼等Viterbi蝶型計(jì)算3.3.5比較、選擇和存儲(chǔ)單元（CSSU）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）圖3-8比較、選擇和存儲(chǔ)單元

結(jié)構(gòu)：比較單元COMP,TRN,TC用于記錄比較結(jié)果選擇單元：MSW/LSW存儲(chǔ)通過EB0～15完成（輸出）輸入為A,B,桶型移位寄存器3.3.5比較、選擇和存儲(chǔ)單元（CSSU）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）[例3-5]CMPS指令的操作CMPSA,*AR1功能：對(duì)累加器A的高16位字（AH）和低16位字（AL）進(jìn)行比較，如果AH>AL，則AH→*AR1，TRN左移1位，0→TRN(0)，0→TC；如果AH<AL，則AL→*AR1，TRN左移1位，1→TRN(0)，1→TC。3.3.5比較、選擇和存儲(chǔ)單元（CSSU）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）指數(shù)編碼器是用于支持單周期指令EXP的專用硬件。在EXP指令中，累加器中的指數(shù)值能以二進(jìn)制補(bǔ)碼的形式（-8~31）存儲(chǔ)在T寄存器中。指數(shù)值定義為前面的冗余位數(shù)減8的差值，即累加器中為消除非有效符號(hào)位所需移動(dòng)的位數(shù)。當(dāng)累加器中的值超過32位時(shí)，指數(shù)為負(fù)值。功能:支持指令EXP和NORM完成規(guī)格化定點(diǎn)數(shù)操作。規(guī)格化定點(diǎn)數(shù)格式：T中存指數(shù)，A中存尾數(shù)。3.3.6指數(shù)編碼器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）

圖3-10指數(shù)編碼器33[例3-6]累加器A的歸一化EXP A;A中冗余符號(hào)位的位數(shù)減去8，所得結(jié)果存入暫存器T中NORMA;對(duì)累加器進(jìn)行歸一化，按T中所存的數(shù)值對(duì)A進(jìn)行移位3.3.6指數(shù)編碼器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）TMS320C54xCPU有3個(gè)狀態(tài)和控制寄存器：狀態(tài)寄存器0（ST0）狀態(tài)寄存器1（ST1）處理器工作方式狀態(tài)寄存器（PMST）ST0和ST1中包含各種工作條件和工作方式的狀態(tài)；PMST中包含存儲(chǔ)器的設(shè)置狀態(tài)及其他控制信息。由于這些寄存器都是存儲(chǔ)器映射寄存器，所以都可以快速地存放到數(shù)據(jù)存儲(chǔ)器，或者由數(shù)據(jù)存儲(chǔ)器對(duì)它們加載，或者用于程序或者中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。3.3.7CPU狀態(tài)和控制寄存器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）1.狀態(tài)寄存器0（ST0）ST0反映尋址要求和計(jì)算的中間運(yùn)行狀態(tài)，地址：0006H3.3.7CPU狀態(tài)和控制寄存器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）狀態(tài)寄存器ST0各位的定義：15-1312111098-0ARPTCCOVAOVBDPARP——輔助寄存器指針，指定用于兼容模式下間接尋址的輔助寄存器；當(dāng)DSP工作于標(biāo)準(zhǔn)模式（CMPT=0）時(shí)，ARP必須保持為0；各位的功能描述：TC——測(cè)試/控制標(biāo)志位，存儲(chǔ)算術(shù)運(yùn)算單元ALU的測(cè)試位操作結(jié)果；

TC受BIT、BITF、BITT、CMPM、CMPR、CMPS和

SFTC指令的影響，TC的狀態(tài)決定了是否需要條件轉(zhuǎn)移、調(diào)用、執(zhí)行和執(zhí)行返回指令；C——進(jìn)位位如果加法運(yùn)算的結(jié)果產(chǎn)生了進(jìn)位，則C=1；如果運(yùn)算產(chǎn)生了借位，則C=0；除了帶16位移位的ADD和SUB指令外，如果加法中沒有進(jìn)位或減法中沒有借位，則在加法運(yùn)算之后C=0，在減法運(yùn)算之后C=1；1.狀態(tài)寄存器0（ST0）3.3.7CPU狀態(tài)和控制寄存器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）OVA——累加器A的溢出標(biāo)志位；OVB——累加器B的溢出標(biāo)志位； 不論是ALU還是乘法器中的累加器，當(dāng)結(jié)果目的操作數(shù)使累加器A產(chǎn)生溢出時(shí)，OVA=1；使累加器B產(chǎn)生溢出時(shí)，OVB=1；DP——數(shù)據(jù)存儲(chǔ)器頁(yè)指針，此9位與指令中的低7位一起形成16

位直接尋址方式下的數(shù)據(jù)存儲(chǔ)器地址DP域可通過帶短立即數(shù)的LD指令或從數(shù)據(jù)存儲(chǔ)器中裝載；當(dāng)ST1中的操作模式位CPL=0時(shí)執(zhí)行此操作；

1.狀態(tài)寄存器0（ST0）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器151413121110987654-0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASMBRAF——塊重復(fù)操作標(biāo)志位塊重復(fù)有效標(biāo)志，由其指示塊重復(fù)是否當(dāng)前有效；

BRAF=0時(shí)塊重復(fù)無效；當(dāng)塊重復(fù)計(jì)數(shù)器BRC減到小于零時(shí)，BRAF清零；

BRAF=1塊重復(fù)有效；當(dāng)執(zhí)行RPTB指令時(shí)，BRAF

自動(dòng)置位；ST1反映尋址要求，計(jì)算的初始狀態(tài)設(shè)置，I/O及中斷控制。地址：0007H2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器CPL——直接尋址編譯方式位，指定哪一個(gè)指針用于直接尋址；

CPL=0時(shí)，用數(shù)據(jù)頁(yè)指針DP；

CPL=1時(shí)，用堆棧指針SP；XF——外部標(biāo)志（XF）管腳狀態(tài)，它是通用的輸出管腳，

SSBX指令能夠置位XF，RSBX指令能夠復(fù)位XF；HM——保持方式位，指示當(dāng)接到一個(gè)HOLD信號(hào)時(shí)處理器是否繼續(xù)內(nèi)部指令的執(zhí)行

HM=0，處理器從內(nèi)部程序存儲(chǔ)器繼續(xù)執(zhí)行，只是把外部接口置成高阻狀態(tài)

HM=1，處理器暫停內(nèi)部執(zhí)行；2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器INTM——中斷方式位，用于屏蔽或打開全部中斷

INTM=0，開放所有可屏蔽中斷

INTM=1，關(guān)閉所有可屏蔽中斷

INTM不能通過存儲(chǔ)器寫操作來設(shè)置；

SSBX指令設(shè)置INTM，RSBX指令清除INTM；0——保留位，未使用，此位總是等于0；OVM——溢出方式控制位，決定當(dāng)累加器溢出時(shí)重新裝入目的累加器的數(shù)值；

OVM=0，從ALU或乘法器的加法器中溢出的結(jié)果像正常情況一樣加到目的累加器中；

OVM=1，根據(jù)遇到的溢出值目的累加器被置成：或者最大的正值（007FFFFFFFh）或者最負(fù)的值（FF80000000h)2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器SXM——符號(hào)位擴(kuò)展方式控制位，決定是否做符號(hào)擴(kuò)展

SXM=0，數(shù)據(jù)進(jìn)入ALU之前符號(hào)位禁止擴(kuò)展；

SXM=1，數(shù)據(jù)在被ALU使用之前進(jìn)行符號(hào)擴(kuò)展；SSBX指令和RSBX指令分別設(shè)置和復(fù)位SXMC16——雙16位/雙精度算術(shù)運(yùn)算方式控制位，用來決定ALU的運(yùn)算模式

C16=0，ALU進(jìn)行32位字長(zhǎng)運(yùn)算，雙精度運(yùn)算；

C16=1，ALU同時(shí)進(jìn)行2個(gè)相獨(dú)立的16位計(jì)算；FRCT——小數(shù)方式位，指定乘法器的運(yùn)算模式當(dāng)FRCT=1時(shí)，乘法器的輸出自動(dòng)左移1位，消除多余符號(hào)位；2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器CMPT——修正方式位，CMPT決定ARP是否可以修正。CMPT=0在間接尋址單個(gè)數(shù)據(jù)存儲(chǔ)器操作數(shù)時(shí)，不能修正ARP。當(dāng)DSP工作在這種方式。ARP必須置0CMPT=1在間接尋址單個(gè)數(shù)據(jù)存儲(chǔ)器操作數(shù)時(shí)，可修正ARP，當(dāng)指令正在選擇輔助寄存器0（AR0）時(shí)除外ASM——累加器移位方式位

5位的ASM域指定了-15到16范圍內(nèi)的移位值并且被編碼為2的補(bǔ)碼；

2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器可以使用SSBX和RSBX指令對(duì)ST0和ST1的各個(gè)位進(jìn)行置位（設(shè)置為1）或清零（設(shè)置為0）操作，例如符號(hào)擴(kuò)展模式可以使用SSBXSXM設(shè)置為1

，RSBXSXM復(fù)位操作；ARP、DP、ASM可以使用LD指令帶一個(gè)短立即操作數(shù)來裝載，ASM和DP還可以使用LD指令用數(shù)據(jù)存儲(chǔ)器的值來裝載；2.狀態(tài)寄存器1（ST1）第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器3.處理器模式狀態(tài)寄存器PMST15-76543210IPTRMP/MCOVLYAVISDROMCLKOFFSMULSSTIPTR——中斷向量指針，指定中斷向量表的存放位置；

9位的IPTR指向128字的程序頁(yè)，在這128字程序頁(yè)保存著中斷向量。在引導(dǎo)裝載操作時(shí)，可以重新把中斷向量映射到RAM區(qū)。在復(fù)位時(shí)，這些位都設(shè)為

1；復(fù)位向量總是駐留在程序存儲(chǔ)器空間的FF80h地址處，RESET指令不影響此區(qū)域PMST主要設(shè)定并控制處理器的工作方式，反映處理器工作狀態(tài)。PMST中的數(shù)據(jù)決定了C54X芯片的存儲(chǔ)器配置情況，PMST寄存器通過存儲(chǔ)器尋址的寄存器指令裝載，如STM指令；第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器MP/MC——微處理器/微計(jì)算機(jī)模式，決定片內(nèi)ROM是否可由程序存儲(chǔ)空間尋址；取決于管腳MP/MC上的電平，MP/MC=0，可尋址片內(nèi)程序存儲(chǔ)器（片內(nèi)ROM）；MP/MC=1，不能尋址片內(nèi)程序存儲(chǔ)器（片內(nèi)ROM）。OVLY——片內(nèi)RAM占位位，使片內(nèi)雙重訪問RAM可以被映射到程序存儲(chǔ)區(qū)；

OVLY=0，只能在數(shù)據(jù)空間但不能在程序空間尋址片內(nèi)RAM

OVLY=1，片內(nèi)RAM可以映射入程序空間和數(shù)據(jù)空間；3.處理器模式狀態(tài)寄存器PMST第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器AVIS——地址可見位，決定內(nèi)部程序地址是否在地址管腳上可見，即AVIS控制能否從器件地址線管腳上觀察內(nèi)部地址線；

AVIS=0，外部程序地址線不隨內(nèi)部程序地址變化，控制和數(shù)據(jù)線不受影響，并且地址總線由總線上的最后地址驅(qū)動(dòng)，此時(shí)內(nèi)部程序地址的變化不能通過器件的地址線管腳觀察；

AVIS=1，允許內(nèi)部程序地址出現(xiàn)在C54X管腳上，可用來跟蹤內(nèi)部程序地址；3.處理器模式狀態(tài)寄存器PMST第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器DROM——數(shù)據(jù)ROM位，決定片內(nèi)ROM是否可映射到數(shù)據(jù)空間

DROM=0，片上ROM不映射入數(shù)據(jù)空間；

DROM=1，一部分片上ROM映射入數(shù)據(jù)空間。CLKOFF—CLKOUT時(shí)鐘輸出關(guān)斷位，決定時(shí)鐘輸出管腳是否有輸出CLKOFF=1時(shí)，禁止CLKOUT輸出并保持為高電平；SMUL——乘法飽和方式位，乘法運(yùn)算時(shí)取整只有在OVM=1并且FRCT=1時(shí)SMUL才可用；當(dāng)SMUL=1時(shí)，在MAC或MAS指令中進(jìn)行累加運(yùn)算之前將乘法運(yùn)算結(jié)果取整；SST——存儲(chǔ)飽和位，存儲(chǔ)時(shí)取整，當(dāng)SST=1時(shí)，累加器中的數(shù)據(jù)在存儲(chǔ)到存儲(chǔ)器之前允許取整，取整在移位操作之后完成；3.處理器模式狀態(tài)寄存器PMST第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）3.3.7CPU狀態(tài)和控制寄存器TMS320C54x中有兩個(gè)地址發(fā)生器：程序地址發(fā)生器（PAGEN）和數(shù)據(jù)地址發(fā)生器（DAGEN），用來對(duì)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器進(jìn)行尋址，產(chǎn)生所需的地址信息。3.3.8地址發(fā)生器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）1.程序地址發(fā)生器程序地址發(fā)生器負(fù)責(zé)產(chǎn)生合適的地址給程序存儲(chǔ)器。所生成的地址用來訪問指令、系數(shù)表、16位立即數(shù)或其他存儲(chǔ)在程序存儲(chǔ)器中的信息。程序地址發(fā)生器的組成如右圖所示。491.程序地址發(fā)生器PAGENB包括以下5個(gè)寄存器(1)程序計(jì)數(shù)器（PC）(2)重復(fù)計(jì)數(shù)器（RC）(3)塊重復(fù)計(jì)數(shù)器（BRC）(4)塊重復(fù)起地址寄存器（RSA）(5)塊重復(fù)結(jié)束地址寄存器（REA）3.3.8地址發(fā)生器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）2.數(shù)據(jù)地址發(fā)生器數(shù)據(jù)地址發(fā)生器（DAGEN）負(fù)責(zé)產(chǎn)生合適的地址給數(shù)據(jù)存儲(chǔ)器，支持7種基本的數(shù)據(jù)尋址模式。它包括8個(gè)輔助寄存器（AR0~AR7）、2個(gè)輔助寄存器算術(shù)邏輯單元（ARAU0和ARAU1）、數(shù)據(jù)存儲(chǔ)器頁(yè)指針DP、堆棧指針寄存器SP、循環(huán)緩沖區(qū)大小寄存器BK和用于選擇輔助寄存器AR0~AR7的ARP。與8個(gè)輔助寄存器配套的是2個(gè)輔助寄存器算術(shù)邏輯單元，它們可以完成16位無符號(hào)數(shù)的算術(shù)運(yùn)算。3.3.8地址發(fā)生器第3章TMS320C54x的硬件結(jié)構(gòu)3.3中央處理單元（CPU）下一頁(yè)返回上一頁(yè)退出首頁(yè)3.4存儲(chǔ)器TMS320C54x的總存儲(chǔ)空間為192K字，分為3個(gè)可選擇的存儲(chǔ)空間：64K字的程序存儲(chǔ)空間、64K字的數(shù)據(jù)存儲(chǔ)空間和64K字的I/O空間。片內(nèi)ROM主要存放固化程序和系數(shù)表，一般被映射到程序存儲(chǔ)器空間，有時(shí)部分也可被映射到數(shù)據(jù)存儲(chǔ)器空間。片內(nèi)RAM一般被映射到數(shù)據(jù)存儲(chǔ)器空間，主要用于存放數(shù)據(jù)。但是，它也可以映射到程序存儲(chǔ)器空間，用來存放程序代碼。TMS320C54x片內(nèi)還有26~27個(gè)映射到數(shù)據(jù)存儲(chǔ)空間的CPU寄存器以及一批映射到數(shù)據(jù)存儲(chǔ)空間的外圍電路寄存器。這些寄存器位于0數(shù)據(jù)頁(yè)，訪問非常方便。第3章TMS320C54x的硬件結(jié)構(gòu)C54x片內(nèi)存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）雙訪問RAM（DARAM）單尋址RAM（SARAM）下一頁(yè)返回上一頁(yè)退出首頁(yè)3.4存儲(chǔ)器TMS320C54x系列部分DSP片內(nèi)存儲(chǔ)器組成第3章TMS320C54x的硬件結(jié)構(gòu)存儲(chǔ)器類型C541VC549VC5401VC5402VC5409VC5404VC5407VC5410VC5416VC5441ROM：程序ROM程序/數(shù)據(jù)ROM(28K)20K8K(16K)－16K(4K)－4K(4K)－4K(16K)16K－(64K)64K－(128K)112K16K(16K)16K－(16K)16K－－RAM:DARAMSARAM雙向共享RAM(5K)5K－－(32K)8K24K－(8K)8K－－(16K)16K－－(32K)32K－－(16K)16K－－(40K)40K－－(64K)8K56K－(128K)64K64K－(640)128K256K256K存儲(chǔ)器保護(hù)√√√√√√√√√TMS320C54x片內(nèi)還有26~27個(gè)映射到數(shù)據(jù)存儲(chǔ)空間的CPU寄存器以及一批映射到數(shù)據(jù)存儲(chǔ)空間的外圍電路寄存器。這些寄存器位于0數(shù)據(jù)頁(yè)，訪問非常方便。

TMS320C54x結(jié)構(gòu)上的并行性以及片內(nèi)RAM的雙訪問能力，使它能夠在任何一個(gè)給定的機(jī)器周期內(nèi)執(zhí)行4次存儲(chǔ)器操作：1次取指、2次讀操作數(shù)和1次寫操作數(shù)。與片外存儲(chǔ)器相比，片內(nèi)存儲(chǔ)器具有不需要插入等待狀態(tài)、成本低和功耗小的優(yōu)點(diǎn)。3.4存儲(chǔ)器TMS320C54x的存儲(chǔ)器空間可以分為3個(gè)可單獨(dú)選擇的空間：程序、數(shù)據(jù)和I/O空間。在任何一個(gè)存儲(chǔ)空間內(nèi)，RAM、ROM、EPROM、EEPROM、存儲(chǔ)器映射外圍設(shè)備都可以駐留在片內(nèi)或片外。這3個(gè)空間的總地址范圍為192K字（有的器件外部程序存儲(chǔ)空間可擴(kuò)展至8M字）。程序存儲(chǔ)器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。數(shù)據(jù)存儲(chǔ)器空間存放執(zhí)行指令所要用的數(shù)據(jù)。I/O存儲(chǔ)器空間可與存儲(chǔ)器映射外圍設(shè)備相接口，也可以作為附加的數(shù)據(jù)存儲(chǔ)空間使用。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.1存儲(chǔ)器的空間分配3.4存儲(chǔ)器TMS320C54x通過3個(gè)CPU狀態(tài)位：、OVLY和DROM。影響存儲(chǔ)器的配置。(1)位（微處理器/微計(jì)算機(jī)工作方式位，決定程序存儲(chǔ)空間是否使用片內(nèi)ROM）若=0，稱微計(jì)算機(jī)模式，片內(nèi)ROM映射到程序存儲(chǔ)空間；若=1，稱微處理器模式，片內(nèi)ROM不映射到程序存儲(chǔ)空間。(2)OVLY位（片內(nèi)RAM占位位，決定是否讓片內(nèi)RAM映射到程序存儲(chǔ)器空間）若OVLY=1，則片內(nèi)RAM映射到程序和數(shù)據(jù)存儲(chǔ)空間；若OVLY=0，則片內(nèi)RAM只映射到數(shù)據(jù)存儲(chǔ)空間。(3)DROM位（數(shù)據(jù)ROM位，決定是否讓部分片內(nèi)ROM映射到數(shù)據(jù)存儲(chǔ)器空間）若DROM=1，則部分片內(nèi)ROM映射到數(shù)據(jù)存儲(chǔ)空間；若DROM=0，則片內(nèi)ROM不映射到數(shù)據(jù)存儲(chǔ)空間。DROM位的用法與位的用法無關(guān)。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.1存儲(chǔ)器的空間分配3.4存儲(chǔ)器不同的TMS320C54x的數(shù)據(jù)和程序存儲(chǔ)空間分配并不完全相同。圖3-16給出了TMS320VC5402的存儲(chǔ)器空間分配圖，圖中說明了存儲(chǔ)器空間分配與3個(gè)狀態(tài)位的關(guān)系。從圖中可以看出，在任何一個(gè)存儲(chǔ)空間內(nèi)，RAM、ROM都可以駐留在片內(nèi)或者片外，但需要通過對(duì)3個(gè)狀態(tài)位的設(shè)置來配置。圖3-18TMS320VC5402的程序存儲(chǔ)器擴(kuò)展圖。

第3章TMS320C54x的硬件結(jié)構(gòu)3.4.1存儲(chǔ)器的空間分配3.4存儲(chǔ)器第3章TMS320C54x的硬件結(jié)構(gòu)3.4.1存儲(chǔ)器的空間分配

圖3-16TMS320VC5402存儲(chǔ)器空間分配圖3.4存儲(chǔ)器第3章TMS320C54x的硬件結(jié)構(gòu)3.4.1存儲(chǔ)器的空間分配圖3-18TMS320VC5402擴(kuò)展程序存儲(chǔ)器圖擴(kuò)展程序存儲(chǔ)器的頁(yè)號(hào)由XPC寄存器設(shè)定。XPC映射到數(shù)據(jù)存儲(chǔ)單元001Eh。在硬件復(fù)位時(shí)，XPC初始化為0。3.4存儲(chǔ)器程序存儲(chǔ)器空間用來存放要執(zhí)行的指令和執(zhí)行中所需的系數(shù)表。程序存儲(chǔ)器空間由片內(nèi)和片外程序存儲(chǔ)器組成。TMS320C54x在不擴(kuò)展的情況下，可尋址64K字的程序存儲(chǔ)空間。它們的片內(nèi)ROM、雙訪問RAM（DARAM）、單訪問RAM（SARAM）和雙向共享RAM，都可以通過軟件設(shè)置映射到程序存儲(chǔ)空間。當(dāng)存儲(chǔ)單元被映射到程序空間時(shí)，只要訪問地址是在片內(nèi)存儲(chǔ)器的范圍之內(nèi)，那么處理器就能自動(dòng)地對(duì)它們所處的地址范圍尋址。如果程序地址發(fā)生器（PAGEN）發(fā)出的地址處在片內(nèi)存儲(chǔ)器地址范圍以外，處理器就能自動(dòng)地對(duì)外部尋址。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器3.4存儲(chǔ)器片內(nèi)存儲(chǔ)器是否作為程序存儲(chǔ)器，取決于軟件對(duì)狀態(tài)位和OVLY的編程。只要當(dāng)=0時(shí)，即設(shè)置為微計(jì)算機(jī)模式時(shí)，片內(nèi)ROM才是程序存儲(chǔ)器的一部分；也只要當(dāng)OVLY=1時(shí)，片內(nèi)數(shù)據(jù)存儲(chǔ)器才能映射為程序存儲(chǔ)器空間或擴(kuò)展存儲(chǔ)器空間。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器TMS320C54x系列部分DSP片內(nèi)程序存儲(chǔ)器容量3.4存儲(chǔ)器位的狀態(tài)決定程序存儲(chǔ)器空間是否使用片內(nèi)ROM。(1)如果=1，處理器被設(shè)置為微處理器模式，在這種模式下禁止使用片內(nèi)ROM，地址4000h~FFFFh均為外部程序存儲(chǔ)器空間，上電復(fù)位后從外部程序存儲(chǔ)器FF80h起執(zhí)行用戶程序。(2)如果=0，處理器被設(shè)置為微計(jì)算機(jī)模式，在這種模式下允許使用片內(nèi)ROM。TMS320VC5402片內(nèi)4K字ROM映射到程序存儲(chǔ)器空間，地址為F000h~FFFFh，其中地址FF80h~FFFFh區(qū)域?yàn)橹袛嘞蛄勘淼?28個(gè)字單元，上電復(fù)位后從片內(nèi)ROM的FF80h起執(zhí)行用戶程序。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器1.程序存儲(chǔ)器的配置

以TMS320VC5402為例3.4存儲(chǔ)器OVLY位的狀態(tài)決定程序存儲(chǔ)器空間是否使用片內(nèi)RAM。(1)如果OVLY=0，程序存儲(chǔ)空間不使用內(nèi)部RAM。0000h~3FFFh全部定義為外部程序存儲(chǔ)器空間，此時(shí)片內(nèi)RAM只作數(shù)據(jù)存儲(chǔ)器。(2)如果OVLY=1，程序存儲(chǔ)空間使用片內(nèi)RAM。片內(nèi)RAM同時(shí)被映射到程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間。0000h~007Fh被保留，程序無法占用；片內(nèi)16K字DARAM被同時(shí)映射到程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間的0080h~3FFFh，這樣設(shè)置的優(yōu)點(diǎn)是程序可以在內(nèi)部的RAM全速運(yùn)行。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器1.程序存儲(chǔ)器的配置3.4存儲(chǔ)器為了提高處理器的性能，片內(nèi)ROM被進(jìn)一步細(xì)分為若干塊，并以塊的形式來組織。這樣就可以在片內(nèi)ROM的一個(gè)塊內(nèi)讀取一條指令的同時(shí)，又在其他塊中讀取數(shù)據(jù)。片內(nèi)高2K字（F800h~FFFFh）ROM中的內(nèi)容是由TI公司定義的，用戶不能改變，但可以使用。根據(jù)不同的器件，這2K字程序存儲(chǔ)器空間可能包括以下一項(xiàng)或多項(xiàng)內(nèi)容：(1)引導(dǎo)程序。(2)256字μ律擴(kuò)展表。(3)256字A律擴(kuò)展表。(4)256字正弦函數(shù)值查找表。(5)中斷向量表。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器2.片內(nèi)ROM的組織和內(nèi)容3.4存儲(chǔ)器TMS320VC5402片內(nèi)ROM中的內(nèi)容安排和地址范圍第3章TMS320C54x的硬件結(jié)構(gòu)3.4.2程序存儲(chǔ)器2.片內(nèi)ROM的組織和內(nèi)容程序存儲(chǔ)器地址范圍存儲(chǔ)器內(nèi)容F000h~F7FFh保留F800h~FBFFh引導(dǎo)程序（自舉加載程序）FC00h~FCFFh256字μ律擴(kuò)展表FD00h~FDFFh256字A律擴(kuò)展表FE00h~FEFFh256字正弦函數(shù)值查找表FF00h~FF7Fh機(jī)內(nèi)自檢程序FF80h~FFFFh中斷向量表3.4存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器空間用來存放執(zhí)行指令所要用的數(shù)據(jù)，包括需要處理的數(shù)據(jù)或數(shù)據(jù)處理的中間結(jié)果。數(shù)據(jù)存儲(chǔ)器空間由片內(nèi)和片外數(shù)據(jù)存儲(chǔ)器組成。TMS320C54x的數(shù)據(jù)存儲(chǔ)器的容量最多可達(dá)64K字。除了片內(nèi)SARAM和DARAM外，TMS320C54x還可以通過軟件設(shè)置將片內(nèi)ROM映射為數(shù)據(jù)存儲(chǔ)器空間。TMS320C54x系列部分DSP片內(nèi)數(shù)據(jù)存儲(chǔ)器容量第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器存儲(chǔ)器及設(shè)置C541VC549VC5401VC5402VC5409VC5404VC5407VC5410VC5416VC5441DARAM5K8K8K16K32K16K40K8K64K128KSARAM－24K－－－－－56K64K256K程序/數(shù)據(jù)ROM(DROM=1)8K16K4K4K－－16K－－3.4存儲(chǔ)器以TMS320VC5402為例，DROM位的狀態(tài)決定是否讓部分片內(nèi)ROM映射到數(shù)據(jù)存儲(chǔ)器空間。當(dāng)DROM＝0時(shí)，片內(nèi)ROM不映射到數(shù)據(jù)存儲(chǔ)空間，64K字的數(shù)據(jù)存儲(chǔ)空間中0000h~3FFFh為內(nèi)部DARAM，剩余的數(shù)據(jù)存儲(chǔ)器空間4000h~FFFFh為外部數(shù)據(jù)存儲(chǔ)器；當(dāng)DROM=1時(shí)，部分片內(nèi)ROM映射到數(shù)據(jù)存儲(chǔ)空間，0000h~3FFFh為內(nèi)部DARAM，4000h~EFFFh為外部數(shù)據(jù)存儲(chǔ)器，F(xiàn)000h~FEFFh為片內(nèi)ROM；FF00h~FFFFh空間保留。其中16K字的內(nèi)部DARAM被分為3個(gè)部分：0000h~005Fh為存儲(chǔ)器映射寄存器，0060h~007Fh為暫存器（即SPRAM便簽式存儲(chǔ)器），0080h~3FFFh為內(nèi)部DARAM。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器1.數(shù)據(jù)存儲(chǔ)器的配置3.4存儲(chǔ)器為了提高處理器的性能，片內(nèi)RAM也被進(jìn)一步細(xì)分成若干塊。分塊以后，用戶可以在在同一個(gè)周期內(nèi)從同一塊DARAM中取出兩個(gè)操作數(shù)，并將數(shù)據(jù)寫入到另一塊DARAM中。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器2.片內(nèi)RAM的組織TMS320C54x中DARAM前1K數(shù)據(jù)存儲(chǔ)器的配置圖如右圖所示：3.4存儲(chǔ)器TMS320C54x的數(shù)據(jù)存儲(chǔ)空間中，前80h個(gè)單元（數(shù)據(jù)頁(yè)0）包含了存儲(chǔ)器映射CPU寄存器，存儲(chǔ)器映射外設(shè)寄存器和暫存器。這些寄存器全部映射到數(shù)據(jù)存儲(chǔ)空間，稱為存儲(chǔ)器映射寄存器MMR。存儲(chǔ)器映射CPU寄存器（0000h~001Fh）主要用于程序的運(yùn)算處理以及尋址方式的選擇和設(shè)定；存儲(chǔ)器映射外設(shè)寄存器（0020h~005Fh）用于對(duì)外圍電路的控制和存放數(shù)據(jù)；暫存器SPRAM（0060h~007Fh）用來暫存變量。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器3.存儲(chǔ)器映射寄存器3.4存儲(chǔ)器第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器3.存儲(chǔ)器映射寄存器地址CPU寄存器符號(hào)CPU寄存器名稱地址CPU寄存器符號(hào)CPU寄存器名稱0hIMR中斷屏蔽寄存器12hAR2輔助寄存器21hIFR中斷標(biāo)志寄存器13hAR3輔助寄存器32~5h－保留（用于測(cè)試）14hAR4輔助寄存器46hST0狀態(tài)寄存器015hAR5輔助寄存器57hST1狀態(tài)寄存器116hAR6輔助寄存器68hAL累加器A低位（15~0b）17hAR7輔助寄存器79hAH累加器A高位（31~16b）18hSP堆棧指針寄存器AhAG累加器A保護(hù)位（39~32b）19hBK循環(huán)緩沖區(qū)大小寄存器BhBL累加器B低位（15~0b）1AhBRC塊循環(huán)寄存器ChBH累加器B高位（31~16b）1BhRSA塊循環(huán)起始地址DhBG累加器B保護(hù)位（39~32b）1ChREA塊循環(huán)結(jié)束地址EhT暫存寄存器1DhPMST處理器工作方式控制寄存器FhTRN狀態(tài)轉(zhuǎn)移寄存器1EhXPC程序計(jì)數(shù)器擴(kuò)展寄存器10hAR0輔助寄存器01E-~Fh－保留11hAR1輔助寄存器1TMS320C54x存儲(chǔ)器映射CPU寄存器3.4存儲(chǔ)器第3章TMS320C54x的硬件結(jié)構(gòu)3.4.3數(shù)據(jù)存儲(chǔ)器3.存儲(chǔ)器映射寄存器TMS320VC5402存儲(chǔ)器映射外設(shè)寄存器

地址寄存器符號(hào)寄存器名稱地址寄存器符號(hào)寄存器名稱20hDRR20McBSP0數(shù)據(jù)接收寄存器239hSPSD0McBSP0子庫(kù)數(shù)據(jù)寄存器21hDRR10McBSP0數(shù)據(jù)接收寄存器13Ah~3Bh－保留22hDXR20McBSP0數(shù)據(jù)發(fā)送寄存器23ChGPIOCR通用I/O引腳控制寄存器23hDXR10McBSP0數(shù)據(jù)發(fā)送寄存器13DhGPIOSR通用I/O引腳狀態(tài)寄存器24hTIM定時(shí)器0寄存器、3Eh~3Fh－保留25hPRD定時(shí)器0周期計(jì)數(shù)器40hDRR21McBSPl數(shù)據(jù)接收寄存器226hTCR定時(shí)器0控制寄存器41hDRR11McBSPl數(shù)據(jù)接收寄存器127h－保留42hDXR21McBSPl數(shù)據(jù)發(fā)送寄存器228hSWWSR軟件等待狀態(tài)寄存器43hDXR11McBSPl數(shù)據(jù)發(fā)送寄存器129hBSCR塊切換控制寄存器44h~47h－保留2Ah－保留48hSPSA1McBSPl子庫(kù)地址寄存器2BhSWCR軟件等待狀態(tài)控制寄存器49hSPSD1McBSPl子庫(kù)數(shù)據(jù)寄存器2ChHPIC主機(jī)接口控制寄存器4Ah~53h－保留2Dh~2Fh－保留54hDMPRECDMA通道優(yōu)先權(quán)和使能控制寄存器30hTIM1定時(shí)器l寄存器55hDMSADMA子庫(kù)地址寄存器31hPRD1定時(shí)器l周期寄存器56hDMSDI帶自動(dòng)增量的DMA子庫(kù)數(shù)據(jù)寄存器32hTCR1定時(shí)器l控制寄存器57hDMSDN不帶自動(dòng)增量的DMA子庫(kù)數(shù)據(jù)寄存器33h~37h－保留58hCLKMD時(shí)鐘方式寄存器38hSPSA0McBSP0子庫(kù)地址寄存器59h~5Fh－保留3.4存儲(chǔ)器TMS320C54x系列DSP除了提供程序和數(shù)據(jù)存儲(chǔ)器空間外，還提供I/O存儲(chǔ)器空間，利用I/O空間可以擴(kuò)展外部存儲(chǔ)器。I/O存儲(chǔ)器空間有64K字尋址范圍（0000h~FFFFh）且只存在于片外。I/O存儲(chǔ)器空間可與存儲(chǔ)器映射外圍設(shè)備相接口，也可以作為附加的數(shù)據(jù)存儲(chǔ)空間使用。有兩條指令PORTR和PORTW可以對(duì)I/O存儲(chǔ)器空間訪問，訪問時(shí)，讀寫時(shí)序與程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間有很大不同。訪問I/O是對(duì)I/O映射的外部器件進(jìn)行訪問，而不是訪問存儲(chǔ)器。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.4I/O存儲(chǔ)器3.4存儲(chǔ)器[例3-7]I/O端口讀寫指令示例(1)I/O端口讀指令：PORTAPA,Smem;把地址為PA的I/O端口中的數(shù)讀入數(shù)據(jù)存儲(chǔ)器Smem單元中，指令執(zhí)行時(shí)，使、和有效(2)I/O端口寫指令：PORTWSmem,PA;把數(shù)據(jù)存儲(chǔ)器單元Smem中的數(shù)送入到地址為PA的I/O端口，指令執(zhí)行時(shí)，使、和有效需要注意的是，I/O存儲(chǔ)器空間全部分布在DSP處理器外部，一般把I/O空間分配給各個(gè)外設(shè)端口。第3章TMS320C54x的硬件結(jié)構(gòu)3.4.4I/O存儲(chǔ)器下一頁(yè)返回上一頁(yè)退出首頁(yè)3.5片內(nèi)外設(shè)TMS320C54x通過兩個(gè)專用的可用軟件控制的引腳提供通用的I/O功能。這兩個(gè)專用的引腳分別是跳轉(zhuǎn)控制輸入引腳和外部標(biāo)志輸出引腳XF。1.跳轉(zhuǎn)控制輸入引腳跳轉(zhuǎn)控制輸入引腳可以用來監(jiān)視外部接口器件的狀態(tài)。2.外部標(biāo)志輸出引腳XF外部標(biāo)志輸出引腳XF是一個(gè)軟件控制的輸出引腳，可以用來給外部器件發(fā)信號(hào)。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.1通用I/O引腳下一頁(yè)返回上一頁(yè)退出首頁(yè)3.5片內(nèi)外設(shè)[例3-8]控制示例XC2,BIO;該指令通過查詢外部引腳的狀態(tài)來控制程序的走向。當(dāng)滿足條件=0時(shí)，則執(zhí)行后面的一條雙字或兩條單字指令，否則，執(zhí)行兩條NOP指令。[例3-9]XF控制示例SSBXXF;置位XF引腳RSBXXF;復(fù)位XF引腳第3章TMS320C54x的硬件結(jié)構(gòu)3.5.1通用I/O引腳3.5片內(nèi)外設(shè)時(shí)鐘發(fā)生器用來為TMS320C54x提供時(shí)鐘信號(hào)，它由內(nèi)部振蕩器和鎖相環(huán)（PLL）電路組成。時(shí)鐘發(fā)生器工作時(shí)需要一個(gè)參考時(shí)鐘輸入，它可以由以下兩種方式提供：內(nèi)部晶體振蕩器。將一個(gè)晶體跨接在TMS320C54x的X1和X2/CLKIN引腳兩端，同時(shí)CLKMD引腳必須設(shè)置啟動(dòng)內(nèi)部振蕩器模式。外部參考時(shí)鐘源。直接將外部時(shí)鐘接入X2/CLKIN引腳，X1引腳懸空。TMS320C54x內(nèi)部的鎖相環(huán)（PLL）電路具有頻率放大和信號(hào)提純的功能。目前，TMS320C54x有兩種不同類型的PLL，即硬件配置的PLL和軟件可編程PLL第3章TMS320C54x的硬件結(jié)構(gòu)3.5.2時(shí)鐘發(fā)生器3.5片內(nèi)外設(shè)1.硬件配置的PLL所謂硬件配置的PLL，就是通過設(shè)定TMS320C54x的3個(gè)時(shí)鐘模式引腳CLKMD1、CLKMD2、CLKMD3的狀態(tài)，選定時(shí)鐘方式，即選擇片內(nèi)振動(dòng)時(shí)鐘與外部參考時(shí)鐘的倍頻。具體的配置方式如下表所示。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.2時(shí)鐘發(fā)生器引腳狀態(tài)時(shí)鐘方式①CLKMD1CLKMD2CLKMD3選擇方案1選擇方案2000用外部時(shí)鐘源，PLL×3用外部時(shí)鐘源，PLL×5110用外部時(shí)鐘源，PLL×2用外部時(shí)鐘源，PLL×4100用內(nèi)部振蕩器，PLL×3用內(nèi)部振蕩器，PLL×5010用外部時(shí)鐘源，PLL×1.5用外部時(shí)鐘源，PLL×4.5001用外部時(shí)鐘源，頻率除以2用外部時(shí)鐘源，頻率除以2111用內(nèi)部振蕩器，頻率除以2用內(nèi)部振蕩器，頻率除以2101用外部時(shí)鐘源，PLL×1用外部時(shí)鐘源，PLL×1011停止方式②停止方式3.5片內(nèi)外設(shè)2.軟件可編程PLL軟件可編程PLL是一種高度靈活的時(shí)鐘控制方式。它的時(shí)鐘定標(biāo)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。PLL的鎖定定時(shí)器可以用于延遲轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為止。通過軟件編程，可以選用以下兩種時(shí)鐘方式中的一種，即PLL方式：即倍頻方式，輸入時(shí)鐘CLKIN乘以31個(gè)可能的因子中的一個(gè)因子，這些因子的取值范圍是0.25~15，它們可以通過PLL電路獲得。DIV方式：即分頻方式，輸入時(shí)鐘CLKIN除以2或4。當(dāng)使用分頻模式時(shí)，所有的模擬電路，包括PLL電路都關(guān)斷，以使功耗降到最小。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.2時(shí)鐘發(fā)生器3.5片內(nèi)外設(shè)2.軟件可編程PLLDSP復(fù)位后，時(shí)鐘方式則由3個(gè)外部引腳（CLKMD1、CLKMD2和CLKMD3）的狀態(tài)所決定。下表列出了TMS320VC5402復(fù)位時(shí)CLKMD1/2/3管腳和時(shí)鐘方式寄存器（CLKMD，地址為58h）及時(shí)鐘的關(guān)系。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.2時(shí)鐘發(fā)生器引腳狀態(tài)CLKMD寄存器復(fù)位值時(shí)鐘方式CLKMD1CLKMD2CLKMD3000E007h用內(nèi)部振蕩器，PLL×150019007h用內(nèi)部振蕩器，PLL×100104007h用內(nèi)部振蕩器，PLL×51001007h用內(nèi)部時(shí)鐘源，PLL×2110F007h用內(nèi)部振蕩器，PLL×11110000h用內(nèi)部振蕩器，頻率除以2，PLL不工作101F000h用內(nèi)部振蕩器，頻率除以4，PLL不工作011—保留3.5片內(nèi)外設(shè)軟件可編程等待狀態(tài)發(fā)生器可以通過編程來擴(kuò)展外部總線周期，可使外部總線周期延遲1～14個(gè)機(jī)器周期，以便C54X與片外的慢速存儲(chǔ)器或I/0設(shè)備匹配。軟件可編程等待狀態(tài)發(fā)生器由一個(gè)16位軟件等待狀態(tài)寄存器（SWWSR）控制，其各字段的功能如下：第3章TMS320C54x的硬件結(jié)構(gòu)3.5.3軟件可編程等待狀態(tài)發(fā)生器位名稱復(fù)位值功能15保留/XPA0對(duì)于C542、C546此位為保留位；對(duì)于C548以上器件此位為擴(kuò)展程序存儲(chǔ)器地址控制位（XPA）。XPA＝0，程序存儲(chǔ)器不擴(kuò)展，XPA＝1，程序存儲(chǔ)器擴(kuò)展14~12I/O空間111bI/O空間字段。這個(gè)字段的值（0~7）是對(duì)0000h~FFFFhI/O空間插入的等待狀態(tài)數(shù)11~9數(shù)據(jù)空間111b數(shù)據(jù)空間字段。這個(gè)字段的值（0~7）是對(duì)8000h~FFFFh數(shù)據(jù)空間插入的等待狀態(tài)數(shù)8~6數(shù)據(jù)空間111b數(shù)據(jù)空間字段。這個(gè)字段的值（0~7）是對(duì)0000h~7FFFh數(shù)據(jù)空間插入的等待狀態(tài)數(shù)5~3程序空間111b程序空間字段。這個(gè)字段的值（0~7）是對(duì)下列程序空間插入的等待狀態(tài)數(shù)，即(1)XPA=0：XX8000h~XXFFFFh(2)XPA=1：400000h~7FFFFh2~0程序空間111b程序空間字段。這個(gè)字段的值（0~7）是對(duì)下列程序空間插入的等待狀態(tài)數(shù)，即(1)XPA=0：XX0000h~XX7FFFh(2)XPA=1：000000h~3FFFFh3.5片內(nèi)外設(shè)可編程塊切換邏輯使得TMS320C54x可以在外部存儲(chǔ)器塊之間進(jìn)行切換，而不需要為外部存儲(chǔ)器插入等待狀態(tài)。當(dāng)訪問越過外部程序或數(shù)據(jù)空間存儲(chǔ)器塊的邊界時(shí)，或在訪問越過程序存儲(chǔ)器到數(shù)據(jù)存儲(chǔ)器時(shí)，可編程塊切換邏輯自動(dòng)插入一個(gè)周期。插入的附加周期可以使存儲(chǔ)器在其他器件驅(qū)動(dòng)總線之前先釋放掉總線，從而防止總線競(jìng)爭(zhēng)。塊切換邏輯由塊切換控制寄存器BSCR定義，其各字段的功能描述見下表。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.4可編程塊切換邏輯塊切換控制寄存器（BSCR）各字段的功能3.5片內(nèi)外設(shè)TMS320C54x的片內(nèi)外設(shè)至少有一個(gè)定時(shí)器電路，它是一個(gè)帶有4位預(yù)分頻器的16位軟件可編程的減法計(jì)數(shù)器。這個(gè)減法計(jì)數(shù)器每來1個(gè)時(shí)鐘周期自動(dòng)減1，當(dāng)計(jì)數(shù)器減到0時(shí)產(chǎn)生定時(shí)中斷。通過編程設(shè)置特定的狀態(tài)可使定時(shí)器停止、恢復(fù)運(yùn)行、復(fù)位或禁止。在TMS320VC5402中包含兩個(gè)定時(shí)器。TMS320C54x的定時(shí)器主要包括3個(gè)存儲(chǔ)器映射寄存器：定時(shí)寄存器TIM、定時(shí)周期寄存器PRD和定時(shí)控制寄存器TCR。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.5定時(shí)器3.5片內(nèi)外設(shè)TMS320C54x的主機(jī)接口（hostpostinterface，HPI）是一個(gè)并行接口，用來實(shí)現(xiàn)DSP與主設(shè)備或主處理器的通信。HPI的工作模式有兩種，即共用訪問模式SAM和主機(jī)訪問模式HOM。HPI接口分成3種，分別為8位標(biāo)準(zhǔn)型HPI8、8位增強(qiáng)型HPI-8、16位增強(qiáng)型HPI-16。標(biāo)準(zhǔn)型HPI接口中外部主機(jī)只能訪問固定位置的2K大小的片內(nèi)RAM，而增強(qiáng)型HPI接口可以訪問整個(gè)內(nèi)部RAM。下表列出了配備HPI的TMS320C54x器件的情況。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.6主機(jī)接口主機(jī)接口C541VC549VC5401VC5402VC5404VC5407VC5409VC5410VC5416VC54418位標(biāo)準(zhǔn)HPI01000000008位增強(qiáng)HPI001100010016位增強(qiáng)HPI00001110113.5片內(nèi)外設(shè)串行通信接口的系統(tǒng)功能，就是向DSP器件提供在CPU控制下的串行通信功能串行通信功能是連接不同的數(shù)字化電子系統(tǒng)的基本功能電路DSP器件中串行通信接口必須具有如下特性：通信在CPU控制下完成；通信的協(xié)議可以靈活設(shè)置；通信過程能與CPU并行工作。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.7串行口3.5片內(nèi)外設(shè)TMS320C54x系列有四種類型的串行口：標(biāo)準(zhǔn)同步串行口（SP）、緩沖同步串行口（BSP）、時(shí)分多路串行口（TDM）和多通道緩沖串行口（McBSP）。下表列出了不同的TMS320C54x器件擁有不同種類串口的數(shù)量的情況。第3章TMS320C54x的硬件結(jié)構(gòu)3.5.7串行口串行口C541VC549VC5401VC5402VC5404VC5407VC54