Protel 99 SE 標(biāo)準(zhǔn)實(shí)例教程 PPT 第12章 信號(hào)完整性分析

第12章信號(hào)完整性分析內(nèi)容提要：隨著新工藝、新器件的迅猛發(fā)展，高速器件在電路設(shè)計(jì)中的應(yīng)用已日趨，一泛。在這種高速電路系統(tǒng)中，數(shù)據(jù)的傳送速率、時(shí)鐘的上作頻率都相當(dāng)高，而且由于功能的復(fù)雜多樣，電路密集度也相當(dāng)大。因此，設(shè)計(jì)的重點(diǎn)將與低速電路設(shè)計(jì)時(shí)截然不同，不再僅僅是元器件的合理放置與導(dǎo)線的正確連接，還應(yīng)該對(duì)信號(hào)的完整性（SignalIntegrity，簡(jiǎn)稱SI）問(wèn)題給予充分的考慮，否則，即使原理正確，系統(tǒng)可能也無(wú)法正常工作。信號(hào)完整性分析是重要的高速PCB板極和系統(tǒng)級(jí)分析與設(shè)計(jì)的手段，在硬件電路設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用。Protel99SE提供了具有較強(qiáng)功能的信號(hào)完整性分析器，以及實(shí)用的SI專(zhuān)用工具，使Protel99SE用戶能夠在軟件上就能模擬出整個(gè)電路板各個(gè)網(wǎng)絡(luò)的工作情況，同時(shí)還提供了多種補(bǔ)償方案，幫助用戶進(jìn)一步優(yōu)化自己的電路設(shè)計(jì)。學(xué)習(xí)要點(diǎn)：信號(hào)完整性分析概念信號(hào)完整性分析規(guī)則信號(hào)完整性分析器12.1信號(hào)完整性分析概述12.1.1信號(hào)完整性分析的概念所謂信號(hào)完整性，顧名思義，就是指信號(hào)通過(guò)信號(hào)線傳輸后仍能保持完整，即仍能保持其正確的功能而未受到損傷的一種特性。具體來(lái)說(shuō)，是指信號(hào)在電路中以正確的時(shí)序和電壓做出響應(yīng)的能力。當(dāng)電路中的信號(hào)能夠以正確的時(shí)序、要求的持續(xù)時(shí)間和電壓幅度進(jìn)行傳送，并到達(dá)輸出端時(shí)，說(shuō)明該電路具有良好的信號(hào)完整性，而當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。12.1.2信號(hào)完整性分析工具Protel99SE包含一個(gè)高級(jí)信號(hào)完整性仿真器，能分析PCB設(shè)計(jì)并檢查設(shè)計(jì)參數(shù)，測(cè)試過(guò)沖、下沖、線路阻抗和信號(hào)斜率。如果PCB上任何一個(gè)設(shè)計(jì)要求（由DRC指定的）有問(wèn)題，即可對(duì)PCB進(jìn)行反射或串?dāng)_分析，以確定問(wèn)題所在。Protel99SE的信一號(hào)完整性分析和PCB設(shè)計(jì)過(guò)程是無(wú)縫連接的，該模塊提供了極其精確的板級(jí)分析。能檢查整板的串?dāng)_、過(guò)沖、下沖、上升時(shí)間、下降時(shí)間和線路阻抗等問(wèn)題。在印制電路板制造前，用最小的代價(jià)來(lái)解決高速電路設(shè)計(jì)帶來(lái)的問(wèn)題和EMC/EMI（電磁兼容性/電磁抗干擾）等問(wèn)題。12.2信號(hào)完整性分析規(guī)則設(shè)置Protel99SE中包含了許多信號(hào)完整性分析的規(guī)則，這些規(guī)則用于在PCB設(shè)計(jì)中檢測(cè)一些潛在的信號(hào)完整性問(wèn)題。在Protel99SE的PCB編輯環(huán)境中，執(zhí)行“Design”→“Rules”菜單命令，系統(tǒng)將彈出如圖所示的PCB設(shè)計(jì)規(guī)則設(shè)置對(duì)話框。選擇其中的“SignalIntegrity”規(guī)則設(shè)置選項(xiàng)，即可看到如圖所示的各種信號(hào)完整性分析的選項(xiàng)，可以根據(jù)設(shè)計(jì)工作的要求選擇所需的規(guī)則進(jìn)行設(shè)置。在Protel99SE中包含有13條信號(hào)完整性分析的規(guī)則，下面分別介紹。激勵(lì)信號(hào)（SignalStimulus）規(guī)則在“SignalIntegrity”上單擊鼠標(biāo)右鍵，系統(tǒng)彈出右鍵快捷菜單。選擇“add”項(xiàng)，生成“SignalStimulus”激勵(lì)信號(hào)規(guī)則選項(xiàng)，出現(xiàn)如圖12-3所示的激勵(lì)信號(hào)設(shè)置對(duì)話框，可以在該對(duì)話框中設(shè)置激勵(lì)信號(hào)的各項(xiàng)參數(shù)。1．“StimulusKind”：設(shè)置激勵(lì)信號(hào)的種類(lèi)，包括3種選項(xiàng)，即“ConstantLevel”表示激勵(lì)信號(hào)為某個(gè)常數(shù)電平?！癝inglePulse”表示激勵(lì)信號(hào)為單脈沖信號(hào)?！癙eriodicPulse”表示激勵(lì)信號(hào)為周期性脈沖信號(hào)；2．“StartLevel”：設(shè)置激勵(lì)信號(hào)的初始電平，僅對(duì)“SinglePulse”和“PeriodicPulse”有效，設(shè)置初始電平為低電平選擇LowLevel，設(shè)置初始電平為高電平選擇HighLevel；3．“StartTime”：設(shè)置激勵(lì)信號(hào)高電平脈寬的起始時(shí)間；4．“StopTime”：設(shè)置激勵(lì)信號(hào)高電平脈寬的終止時(shí)間；5．“PeriodTime”：設(shè)置激勵(lì)信號(hào)的周期。設(shè)置激勵(lì)信號(hào)的時(shí)間參數(shù)，在輸入數(shù)值的同時(shí)，要注意添加時(shí)間單位，以免設(shè)置出錯(cuò)。信號(hào)過(guò)沖的下降沿（Overshoot-FallingEdge）規(guī)則信號(hào)過(guò)沖的下降沿定義了信號(hào)下降邊沿允許的最大過(guò)沖位，也即信號(hào)下降沿上低于信號(hào)基值的最大阻尼振蕩，系統(tǒng)默認(rèn)單位是伏特，如圖所示。信號(hào)過(guò)沖的上升沿（Overshoot-RisingEdge）規(guī)則信號(hào)過(guò)沖的上升沿與信號(hào)過(guò)沖的下降沿是相對(duì)應(yīng)的，它定義了信號(hào)上升邊沿允許的最大過(guò)沖值，也即信號(hào)上升沿上高于信號(hào)上位值的最大阻尼振蕩，系統(tǒng)默認(rèn)單位是伏特，如圖所示。信號(hào)下沖的下降沿（Undershoot-FallingEdge）規(guī)則信號(hào)下沖與信號(hào)過(guò)沖略有區(qū)別。信號(hào)下沖的下降沿定義了信號(hào)下降邊沿允許的最大下沖值，也即信號(hào)下降沿上高于信號(hào)基值的阻尼振蕩，系統(tǒng)默認(rèn)單位是伏特，如圖所示。信號(hào)下沖的上升沿（Undershoot-RisingEdge）規(guī)則信號(hào)下沖的上升沿與信號(hào)下沖的下降沿是相對(duì)應(yīng)的，它定義了信號(hào)上升邊沿允許的最大下沖值，也即信號(hào)上升沿上低于信號(hào)上位值的阻尼振蕩，系統(tǒng)默認(rèn)單位是伏特，如圖所示。阻抗約束（Impedance）規(guī)則阻抗約束定義了電路板上所允許的電阻的最大和最小值，系統(tǒng)默認(rèn)單位是歐姆。阻抗和導(dǎo)體的幾何外觀以及電導(dǎo)率，導(dǎo)體外的絕緣層材料以及電路板的幾何物理分布，也即導(dǎo)體間在Z平面域的距離相關(guān)。上述的絕緣層材料包括板的基本材料、多層間的絕緣層以及焊接材料等。信號(hào)高電平（SignalTopValue）規(guī)則信號(hào)高電平定義了線路上信號(hào)在高電平狀態(tài)下所允許的最小穩(wěn)定電壓值，也即是信號(hào)上位值的最小電壓，系統(tǒng)默認(rèn)單位是伏特，如圖所示。信號(hào)基值（SignalBaseValue）規(guī)則信號(hào)基值與信號(hào)高電平是相對(duì)應(yīng)的，它定義了線路上信號(hào)在低電平狀態(tài)下所允許的最大穩(wěn)定電壓值，也即是信號(hào)的最大基值，系統(tǒng)默認(rèn)單位是伏特，如圖所示。飛升時(shí)間的上升沿（FlightTime-RisingEdge）規(guī)則飛升時(shí)間的上升沿定義了信號(hào)上升邊沿允許的最大飛行時(shí)間，也即是信號(hào)上升邊沿到達(dá)信號(hào)設(shè)定值的50%時(shí)所需的時(shí)間，系統(tǒng)默認(rèn)單位是秒，如圖所示。飛升時(shí)間的下降沿（FlightTime-FallingEdge）規(guī)則飛升時(shí)間的下降沿是相互連接的結(jié)構(gòu)的輸入信號(hào)延遲，它是實(shí)際的輸入電壓到門(mén)限電壓之間的時(shí)間，小于這個(gè)時(shí)間將驅(qū)動(dòng)一個(gè)基準(zhǔn)負(fù)載，該負(fù)載直接與輸出相連接。飛升時(shí)間的下降沿與飛升時(shí)間的上升沿是相對(duì)應(yīng)的，它定義了信號(hào)下降邊沿允許的最大飛行時(shí)間，也即是信號(hào)下降邊沿到達(dá)信號(hào)設(shè)定值的50%時(shí)所需的時(shí)間，系統(tǒng)默認(rèn)單位是秒，如圖所示。上升邊沿斜率（Slope-RisingEdge）規(guī)則上升邊沿斜率定義了信號(hào)從門(mén)限電壓上升到一個(gè)有效的高電平時(shí)所允許的最大時(shí)間，系統(tǒng)默認(rèn)單位是秒，如圖所示。下降邊沿斜率與上升邊沿斜率是相對(duì)應(yīng)的，它定義了信號(hào)從門(mén)限電壓下降到一個(gè)有效的低電平時(shí)所允許的最大時(shí)間，系統(tǒng)默認(rèn)單位是秒，如圖所示。電源網(wǎng)絡(luò)（SupplyNets）規(guī)則電源網(wǎng)絡(luò)定義了電路板上的電源網(wǎng)絡(luò)標(biāo)號(hào)。信號(hào)完整性分析器需要了解電源網(wǎng)絡(luò)標(biāo)號(hào)的名稱和電壓位。在設(shè)置好完整性分析的各項(xiàng)規(guī)則后，在工程文件中，打開(kāi)某個(gè)PCB設(shè)計(jì)文件，系統(tǒng)即可根據(jù)信號(hào)完整性的規(guī)則設(shè)置進(jìn)行PCB印制電路板的板級(jí)信號(hào)完整性分析。12.3信號(hào)完整性分析器設(shè)置信號(hào)完整性分析器的界面主要由以下幾部分組成。1．Net（網(wǎng)絡(luò)列表）欄網(wǎng)絡(luò)列表中列出了PCB文件中所有可能需要進(jìn)行分析的網(wǎng)絡(luò)。在分析之前，可以選中需要進(jìn)一步分析的網(wǎng)絡(luò)，單擊按鈕添加到右邊的“Net”欄中。2．Status（狀態(tài)）欄用來(lái)顯示相應(yīng)網(wǎng)絡(luò)進(jìn)行信號(hào)完整性分析后的狀態(tài)，有3種可能。

Passed：表示通過(guò)，沒(méi)有問(wèn)題。

Notanalyzed：表明由于某種原因?qū)е聦?duì)該信號(hào)的分析無(wú)法進(jìn)行。

Failed：分析失敗。3．Designator（標(biāo)識(shí)符）欄顯示“Net”欄中所選中網(wǎng)絡(luò)的連接元件引腳及信號(hào)的方向。4．Termination（終端補(bǔ)償）欄在Protel99SE中，對(duì)PCB板進(jìn)行信號(hào)完整性分析時(shí)，還需要對(duì)線路上的信號(hào)進(jìn)行終端補(bǔ)償?shù)臏y(cè)試，目的是測(cè)試傳輸線中信號(hào)的反射與串?dāng)_，以便使PCB印制板中的線路信號(hào)達(dá)到最優(yōu)。在“Termination”欄中，系統(tǒng)提供了8種信號(hào)終端補(bǔ)償方式，相應(yīng)的圖示則顯示在下面的圖示欄中。（1）NoTermination（無(wú)終端補(bǔ)償）即直接進(jìn)行信號(hào)傳輸，對(duì)終端不進(jìn)行補(bǔ)償，是系統(tǒng)的默認(rèn)方式。（2）SerialRes（串阻補(bǔ)償）即在點(diǎn)對(duì)點(diǎn)的連接方式中，直接串入一個(gè)電阻，以減少外來(lái)電壓波形的幅值，合適的串阻補(bǔ)償將使得信號(hào)正確終止，消除接收器的過(guò)沖現(xiàn)象。（3）ParallelRestoVCC（電源VCC端并阻補(bǔ)償）在電源VCC輸入端并聯(lián)的電阻是和傳輸線阻抗相匹配的，對(duì)于線路的信號(hào)反射，這是一種比較好的補(bǔ)償方式。只是，由于該電阻上會(huì)有電流流過(guò)，因此，將增加電源的消耗，導(dǎo)致低電平閥值的升高，該閥值會(huì)根據(jù)電阻值的變化而變化，有可能會(huì)超出在數(shù)據(jù)區(qū)定義的操作條件。（4）ParallelRestoGND（接地GND端并阻補(bǔ)償）在接地輸入端并聯(lián)的電阻是和傳輸線阻抗相匹配的，與電源VCC端并阻補(bǔ)償方式類(lèi)似，這也是終止線路信號(hào)反射的一種比較好的方法。同樣，由于有電流流過(guò)，會(huì)導(dǎo)致高電平閥值的降低。5）ParallelRestoVCC&GND（電源端與地端同時(shí)并阻補(bǔ)償）將電源端并阻補(bǔ)償與接地端并阻補(bǔ)償結(jié)合起來(lái)使用，適用于TTL總線系統(tǒng)，而對(duì)于CMOS總線系統(tǒng)則一般不建議使用。由于該方式相當(dāng)于在電源與地之間直接接入了一個(gè)電阻，流過(guò)的電流將比較大，因此，對(duì)于兩電阻的阻值分配應(yīng)折中選擇，以防電流過(guò)大。6）ParallelCaptoGND（地端并聯(lián)電容補(bǔ)償）即在接收輸入端對(duì)地并聯(lián)一個(gè)電容，可以減少信號(hào)噪聲。該補(bǔ)償方式是制作PCB印制板時(shí)最常用的方式，能夠有效地消除銅膜導(dǎo)線在走線的拐彎處所引起的波形畸變。最大的缺點(diǎn)是，波形的上升沿或下降沿會(huì)變得太平坦，導(dǎo)致上升時(shí)間和下降時(shí)間的增加。（7）ResandCaptoGND（地端并阻、并容補(bǔ)償）即在接收輸入端對(duì)地并聯(lián)一個(gè)電容和一個(gè)電阻，與地端僅僅并聯(lián)電容的補(bǔ)償效果基本一樣，只不過(guò)在終結(jié)網(wǎng)絡(luò)中不再有直流電流流過(guò)。而且與地端僅僅并聯(lián)電阻的補(bǔ)償方式相比，能夠使得線路信號(hào)的邊沿比較平坦。在大多數(shù)情況下，當(dāng)時(shí)間常數(shù)RC大約為延遲時(shí)間的4倍時(shí)，這種補(bǔ)償方式可以使傳輸線上的信號(hào)被充分終止。（8）ParallelSchottkyDiode（并聯(lián)肖特基二極管補(bǔ)償）在傳輸線終結(jié)的電源和地端并聯(lián)肖特基二極管可以減少接收端信號(hào)的過(guò)沖和下沖值。大多數(shù)標(biāo)準(zhǔn)邏輯集成電路的輸入電路都采用了這種補(bǔ)償方式。

5．PerformSweep（執(zhí)行掃描）復(fù)選框若選中該復(fù)選框，則信號(hào)分析時(shí)會(huì)按照用戶所設(shè)置的參數(shù)范圍，對(duì)整個(gè)系統(tǒng)的信號(hào)完整性進(jìn)行掃描，類(lèi)似于電路原理圖仿真中的參數(shù)掃描方式。掃描步數(shù)可以在后面進(jìn)行設(shè)置，一般應(yīng)選中該復(fù)選框，掃描步數(shù)采用系統(tǒng)默認(rèn)值即可。12.4實(shí)例——原理圖元件信號(hào)完整性分析打開(kāi)光盤(pán)“源文件>>第十章>>10.4>>MyDesign_1.ddb”文件。打開(kāi)元件庫(kù)文件“SchematicComponents.LIB”，顯示編輯好的庫(kù)元件TRANSISTORNPN，單擊按鈕，彈出對(duì)話框，修改值為T(mén)O92A，單擊按鈕，退出對(duì)話框在左側(cè)面板上點(diǎn)擊按鈕，系統(tǒng)自動(dòng)新建一個(gè)原理圖文件，并將庫(kù)文件放置光標(biāo)顯示在原理圖文件中將元件放置到適當(dāng)位置，選擇“View>>FitAllObject”菜單命令，將原件適當(dāng)放大顯示，如圖所示