實踐電磁兼容設計之pcb基本布線措施_第1頁
實踐電磁兼容設計之pcb基本布線措施_第2頁
實踐電磁兼容設計之pcb基本布線措施_第3頁
實踐電磁兼容設計之pcb基本布線措施_第4頁
實踐電磁兼容設計之pcb基本布線措施_第5頁
已閱讀5頁，還剩20頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

第五 第四部1.當使用多層板布線時，一般選擇地平面層靠近高速信號布線層（頂層），PWR、SIG1、GND、SIG2、PWR、BOT或者順序為TOP、GNDSIG1、PWR、SIG2、GND、PWR、BOT；2.根據(jù)電磁場理論中的磁通對消原理，在雙面板和單面板的PCB布線中，電3.建議對雙面板的PCB布線中的底層進行大面積敷地，并使用盡可能多的通 5.給每個各功能 104或者103.耦容離 越越，據(jù)FR4板材分布參數(shù)，起8在PCB布線中，如果是雙面板，使用盡可能多的通孔把底層和頂層的地連起的信號傳輸速率選擇合適的 接到地；； 之間。比如1Kbps的數(shù)據(jù)率，選擇1000pF的電容,1Mbps的數(shù)據(jù)率，選擇200pF的電容.合嵌電子科如圖422總線的IO互連線上串聯(lián)使用了 15.電路板與機殼內(nèi)邊緣相隔一定的距離，或者電路板的邊緣留下0.3mm的16.當電路內(nèi)存在多個高速數(shù)字 17.法拉第 GND地上，可以取得一定的RF抑制效果和防靜電效果。如此PCB圖中20關(guān)鍵性的走線，比如數(shù)據(jù)線、時鐘信號線、復位線等需要遵循3W布線 ）縮進了約1mm .

性的關(guān)注度。如下圖存在的地回路阻抗斷裂的問題，如圖所示：主四周

如果是DDR2SDRAM或者DDR3，因為CLK時鐘頻率比較高，所以DDR引 CORTEXA8 如下圖中高亮的 到TDLTE模之 第二種布線方式如圖,為了保持阻抗一致，L3和L4的走線要比L1寬1左右，L5的走線又要比L3寬1倍左 時鐘線等布置成微帶線；5.為每一個走線提供續(xù)的參考層，走線盡量不要不同的參考層；6.對GND如下圖中對GNDAD地在電路板的中間，造29.將電路中器件分成兩大類：高速(>40MHz)器件和低速器件。如果可能的30.最后明確 MPU6050、ZigbeeUE-STM32F103開發(fā)板的淘 UE-AT9

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論