微機(jī)原理單片機(jī)

微機(jī)原理單片機(jī)2023/2/241第一頁，共四十九頁，2022年，8月28日第九章微機(jī)化儀表系統(tǒng)設(shè)計(jì)9.1基本結(jié)構(gòu)9.2采樣技術(shù)9.3信號放大9.4A/D轉(zhuǎn)換9.5D/A轉(zhuǎn)換9.6抗干擾技術(shù)2023/2/242第二頁，共四十九頁，2022年，8月28日9.1基本結(jié)構(gòu)增益控制采樣保持A/D微機(jī)顯示系統(tǒng)鍵盤系統(tǒng)輸出系統(tǒng)信號處理信號處理信號處理信號處理放大多路開關(guān)2023/2/243第三頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—串?dāng)_誤差1/2R11/2R1C1C3R3C11/2R2C21/2R2K1K2Vs1Vs2U02023/2/244第四頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—串?dāng)_誤差Vs2Vs1mTmT+h(m+1)T(m+1)T+h2023/2/245第五頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—串?dāng)_誤差任何一次采樣中采樣信號包含上個(gè)通道的信息，叫串?dāng)_誤差。串?dāng)_誤差同T-h有關(guān)，即同系統(tǒng)采樣速度有關(guān)增加C1會使誤差下降，即設(shè)計(jì)輸入濾波器時(shí)選擇大的C和小的R可用短路開關(guān)法減小串?dāng)_誤差2023/2/246第六頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—連續(xù)采樣誤差1/2R11/2R1C1C3R3C1KVsU02023/2/247第七頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—連續(xù)采樣誤差連續(xù)采樣指對同一輸入按一定周期間隔進(jìn)行采樣輸入濾波電容C大或采樣周期長會使誤差下降2023/2/248第八頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—孔徑時(shí)間誤差tu△t△u2023/2/249第九頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—孔徑時(shí)間誤差對于二進(jìn)制系統(tǒng)，n位，則最大分辨能力為為滿量程允許信號的最大變化率2023/2/2410第十頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—孔徑時(shí)間誤差用正弦波表達(dá)則最大變化率在處2023/2/2411第十一頁，共四十九頁，2022年，8月28日9.2采樣技術(shù)—孔徑時(shí)間誤差能采樣的最大頻率2023/2/2412第十二頁，共四十九頁，2022年，8月28日9.3信號放大—可變增益放大器-+占空比控制2023/2/2413第十三頁，共四十九頁，2022年，8月28日8.4.3信號放大—可變增益放大器2023/2/2414第十四頁，共四十九頁，2022年，8月28日8.4.3信號放大—可變增益放大器放大倍數(shù)：2023/2/2415第十五頁，共四十九頁，2022年，8月28日9.3信號放大—儀用放大器-+-+2023/2/2416第十六頁，共四十九頁，2022年，8月28日9.3信號放大—時(shí)間比例型放大器-+-+模擬開關(guān)A/D雙積分型或V/F型8253單穩(wěn)占空比使用條件：AD轉(zhuǎn)換時(shí)間2023/2/2417第十七頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器逐次比較型AD574雙積分型ICL7109，MC1443V/F型LM331AD652AD537VFC32△-∑型ADS123224位AD轉(zhuǎn)換器2023/2/2418第十八頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器—ADS12322023/2/2419第十九頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器—過采樣技術(shù)2023/2/2420第二十頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器—過采樣技術(shù)對ADC測量數(shù)據(jù)求均值等價(jià)于一個(gè)降采樣低通濾波器實(shí)現(xiàn)過采樣和低通濾波器的數(shù)字信號處理過程通常被稱為插補(bǔ)從這個(gè)意義上說,用過采樣實(shí)現(xiàn)兩個(gè)ADC碼之間的插值求均值的樣本數(shù)量越大,則低通濾波器的選擇性越強(qiáng)插值的效果就越好2023/2/2421第二十一頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器—過采樣技術(shù)每增加一位分辨率信號必須被以4倍的速率過采樣其中:w是所希望增加的分辨率位數(shù)fs是初始采樣頻率要求fos是過采樣頻率2023/2/2422第二十二頁，共四十九頁，2022年，8月28日8.4.4A/D轉(zhuǎn)換器—過采樣技術(shù)條件噪聲必須逼近白噪聲在整個(gè)有用頻帶內(nèi)具有平均分布的功率譜密度噪聲幅度必須足夠大能引起輸入信號樣本之間的隨機(jī)變化變化幅度至少為兩個(gè)相鄰代碼之間的距離即1LSB輸入信號可以用一個(gè)在兩個(gè)相鄰ADC代碼之間具有等概率分布的隨機(jī)變量表示過采樣和求均值不能補(bǔ)償ADC的積分非線性誤差2023/2/2423第二十三頁，共四十九頁，2022年，8月28日8.4.4A/D轉(zhuǎn)換器—過采樣技術(shù)2023/2/2424第二十四頁，共四十九頁，2022年，8月28日9.4A/D轉(zhuǎn)換器—過采樣技術(shù)voidADC_isr(void)interrupt0//AD轉(zhuǎn)換結(jié)束中斷服務(wù)函數(shù){staticunsignedint_dec=256;//累加/抽取計(jì)數(shù)器staticlongaccumulator=0L;//用該變量累加ADC樣本accumulator+=ADC_VALUE;//讀ADC值并加到運(yùn)行總和變量int_dec--;//更新抽取計(jì)數(shù)器if(int_dec==0){//如果為0則執(zhí)行抽取int_dec=256;//復(fù)位計(jì)數(shù)器result=accumulator>>4;//用移位執(zhí)行除法操作accumulator=0L;//累加器清0}}2023/2/2425第二十五頁，共四十九頁，2022年，8月28日9.5D/A轉(zhuǎn)換器—PWM發(fā)生器clockCLK0CLK1G0OUT0G1OUT1PWM輸出5V8253定時(shí)器0方式4或5定時(shí)器1方式12023/2/2426第二十六頁，共四十九頁，2022年，8月28日9.5D/A轉(zhuǎn)換器—電流轉(zhuǎn)換器+--+2023/2/2427第二十七頁，共四十九頁，2022年，8月28日9.5D/A轉(zhuǎn)換器—電流轉(zhuǎn)換器2023/2/2428第二十八頁，共四十九頁，2022年，8月28日9.6抗干擾設(shè)計(jì)--硬件抗干擾形成干擾的基本要素：

（1）干擾源。指產(chǎn)生干擾的元件、設(shè)備或信號，用數(shù)學(xué)語言描述如下：du/dt，di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可能成為干擾源。

（2）傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導(dǎo)線的傳導(dǎo)和空間的輻射。

（3）敏感器件。指容易被干擾的對象。如：A/D、D/A變換器，單片機(jī)，數(shù)字IC，弱信號放大器等。

2023/2/2429第二十九頁，共四十九頁，2022年，8月28日常用硬件抗干擾技術(shù)

針對形成干擾的三要素，采取的抗干擾主要有以下手段。抑制干擾源

切斷干擾傳播路徑

提高敏感器件的抗干擾性能

其它常用抗干擾措施

9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2430第三十頁，共四十九頁，2022年，8月28日

抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。

抑制干擾源

9.1硬件抗干擾2023/2/2431第三十一頁，共四十九頁，2022年，8月28日（1）繼電器線圈增加續(xù)流二極管，消除斷開線圈時(shí)產(chǎn)生的反電動勢干擾。僅加續(xù)流二極管會使繼電器的斷開時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動作更多的次數(shù)。

（2）在繼電器接點(diǎn)兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。

（3）給電機(jī)加濾波電路，注意電容、電感引線要盡量短。

抑制干擾源常用措施

9.1硬件抗干擾2023/2/2432第三十二頁，共四十九頁，2022年，8月28日

（4）電路板上每個(gè)IC要并接一個(gè)0.01μF～0.1μF高頻去耦電容，以減小IC對電源的影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會影響濾波效果。

（5）布線時(shí)避免90度折線，減少高頻噪聲發(fā)射。

（6）可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲（這個(gè)噪聲嚴(yán)重時(shí)可能會把可控硅擊穿的）。

抑制干擾源常用措施

9.1硬件抗干擾2023/2/2433第三十三頁，共四十九頁，2022年，8月28日

按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類。

所謂傳導(dǎo)干擾是指通過導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時(shí)也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。

所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加屏蔽罩。

干擾傳播路徑9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2434第三十四頁，共四十九頁，2022年，8月28日

（1）充分考慮電源對單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對電源噪聲很敏感,要給單片機(jī)電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對單片機(jī)的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。

（2）如果單片機(jī)的I/O口用來控制電機(jī)等噪聲器件，在I/O口與噪聲源之間應(yīng)加隔離（增加π形濾波電路）。

（3）注意晶振布線。晶振與單片機(jī)引腳盡量靠近，用地線把時(shí)鐘區(qū)隔離起來，晶振外殼接地并固定。

干擾傳播路徑措施9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2435第三十五頁，共四十九頁，2022年，8月28日

（4）電路板合理分區(qū)，如強(qiáng)、弱信號，數(shù)字、模擬信號。盡可能把干擾源（如電機(jī)、繼電器）與敏感元件（如單片機(jī)）遠(yuǎn)離。

（5）用地線把數(shù)字區(qū)與模擬區(qū)隔離。數(shù)字地與模擬地要分離，最后在一點(diǎn)接于電源地。A/D、D/A芯片布線也以此為原則。

（6）單片機(jī)和大功率器件的地線要單獨(dú)接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。

（7）在單片機(jī)I/O口、電源線、電路板連接線等關(guān)鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器、屏蔽罩，可顯著提高電路的抗干擾性能。

干擾傳播路徑措施9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2436第三十六頁，共四十九頁，2022年，8月28日

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。

常用措施如下：

提高敏感器件的抗干擾性能9.6抗干擾設(shè)計(jì)--硬件抗干擾

（1）布線時(shí)盡量減少回路環(huán)的面積，以降低感應(yīng)噪聲。

（2）布線時(shí)，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。

2023/2/2437第三十七頁，共四十九頁，2022年，8月28日常用措施如下：

（3）對于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

（4）對單片機(jī)使用電源監(jiān)控及看門狗電路，可大幅度提高整個(gè)電路的抗干擾性能。

（5）在速度能滿足要求的前提下，盡量降低單片機(jī)的晶振和選用低速數(shù)字電路。

（6）IC器件盡量直接焊在電路板上，少用IC座。

提高敏感器件的抗干擾性能9.1硬件抗干擾2023/2/2438第三十八頁，共四十九頁，2022年，8月28日有以下幾種地線：模擬地、數(shù)字地、信號地、系統(tǒng)地、交流地和保護(hù)地。1．接地的設(shè)計(jì)方法（1）單點(diǎn)接地就是把需要接地的電路、單元及屏蔽體都接到設(shè)備接地面的同一個(gè)接地點(diǎn)上。單點(diǎn)接地方式試用于低頻電路。（2）多點(diǎn)接地就是把需要接地的電路、單元及屏蔽體用多條通路和設(shè)備接地面相連，多點(diǎn)接地降低了接地線的阻抗。多點(diǎn)接地方式試用于高頻電路。（3）懸浮接地就是把控制系統(tǒng)的地線與外殼或大地浮置，提高對電源、外殼引進(jìn)干擾的抑制。接地技術(shù)9.1硬件抗干擾2023/2/2439第三十九頁，共四十九頁，2022年，8月28日（1）出現(xiàn)地線環(huán)路問題時(shí)，應(yīng)采用浮地隔離技術(shù)。（2）接地線應(yīng)盡量的短，并具有良好的導(dǎo)電性（3）對于那些出現(xiàn)較大突變電流的電路，要采用單獨(dú)接地的系統(tǒng)，以減小其它電路的瞬態(tài)耦合。（4）低電平接地線要和其它接地線隔離。（5）系統(tǒng)中數(shù)字地、模擬地應(yīng)一點(diǎn)相連。（6）信號線和電源線交叉的地方要使導(dǎo)線相互垂直。（7）采用平衡差分電路，以盡量減小接地電路的干擾。（8）低電平傳輸時(shí)要使用多層屏蔽。2．接地的設(shè)計(jì)原則9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2440第四十頁，共四十九頁，2022年，8月28日9.6抗干擾設(shè)計(jì)--硬件抗干擾單片機(jī)的自動復(fù)位是單片機(jī)抗干擾技術(shù)的一種重要方法。當(dāng)單片機(jī)受到干擾后，可以按下人工復(fù)位按鈕，強(qiáng)制系統(tǒng)復(fù)位。1．4060構(gòu)成的自動復(fù)位電路自動復(fù)位與電源的監(jiān)測技術(shù)2023/2/2441第四十一頁，共四十九頁，2022年，8月28日9.6抗干擾設(shè)計(jì)--硬件抗干擾

2.MAX813L是MAX公司生產(chǎn)的μP監(jiān)控芯片。當(dāng)單片機(jī)由干擾引起的系統(tǒng)失控時(shí)，為單片機(jī)提供可靠的上、掉電復(fù)位、電源監(jiān)測、“看門狗”及電源管理功能。2023/2/2442第四十二頁，共四十九頁，2022年，8月28日（1）交流端用電感電容濾波:去掉高頻低頻干擾脈沖。

（2）變壓器雙隔離措施:變壓器初級輸入端串接電容,初、次級線圈間屏蔽層與初級間電容中心接點(diǎn)接大地,次級外屏蔽層接印制板地,這是硬件抗干擾的關(guān)鍵手段。次級加低通濾波器:吸收變壓器產(chǎn)生的浪涌電壓。

（3）采用集成式直流穩(wěn)壓電源:有過流、過壓、過熱等保護(hù)作用。

（4）I/O口采用光電、磁電、繼電器隔離，同時(shí)去掉公共地。其它常用抗干擾措施9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2443第四十三頁，共四十九頁，2022年，8月28日

（5）通訊線用雙絞線:排除平行互感。

（6）防雷電用光纖隔離最為有效。

（7）A/D轉(zhuǎn)換用隔離放大器或采用現(xiàn)場轉(zhuǎn)換:減少誤差。

（8）外殼接大地:解決人身安全及防外界電磁場干擾。

（9）加復(fù)位電壓檢測電路。防止復(fù)位不充分,CPU就工作,尤其有EEPROM的器件,復(fù)位不充份會改變EEPROM的內(nèi)容。其它常用抗干擾措施9.6抗干擾設(shè)計(jì)--硬件抗干擾2023/2/2444第四十四頁，共四十九頁，2022年，8月28日①電源線加粗，合理走線、接地，三總線分開以減少互感振蕩。

②CPU、RAM、ROM等主芯片,VCC和GND之間接電解電容及瓷片電容，去掉高、低頻干擾信號。

③獨(dú)立系統(tǒng)結(jié)構(gòu),減少接插件與連線，提高可靠性,減少故障率。

④集成塊與插座接觸可靠,用雙簧插座,最好集成塊直接焊在印制板上，防止器件接觸不良故障。

⑤有條件的采用四層以上印制板,中間兩層為電源及地。