數(shù)字電路與系統(tǒng)

數(shù)字電路與系統(tǒng)第一頁，共三十八頁，2022年，8月28日1第十一章@第五版習(xí)題第五版11.3;11.5;11.8;11.911.14;11.16第四版9.1;9.2;9.5;9.69.10;9.13第二頁，共三十八頁，2022年，8月28日概述功能：不言自明（DAC和ADC）芯片成本：明顯高于數(shù)字電路芯片，同樣精度的芯片ADC要高于DAC。性能轉(zhuǎn)換精度和轉(zhuǎn)換速度第三頁，共三十八頁，2022年，8月28日概述應(yīng)用：例如：計(jì)算機(jī)控制第四頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器基本原理幾種D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的精度與速度第五頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器基本原理將模擬量A與數(shù)字量D相對(duì)應(yīng)，需要一個(gè)模擬參考量R，使得：A=D×R；如果max(A)=R，則0≤D≤1數(shù)字量D是一個(gè)二進(jìn)制數(shù)：D/A轉(zhuǎn)換器DA第六頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器Dn

A二進(jìn)制整數(shù)乘以一個(gè)基本單位，稱為量化單位,A為量化單位的整數(shù)倍量化單位就是輸入數(shù)字Dn的一個(gè)最低有效位LSB所對(duì)應(yīng)的模擬量電路中常用一個(gè)參考電壓VREF作模擬參考量D/A轉(zhuǎn)換器DnAVREF第七頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器D/A變換器的分類權(quán)電阻網(wǎng)絡(luò)倒T形（梯子形狀）電阻網(wǎng)絡(luò)權(quán)電流權(quán)電容開關(guān)樹型“權(quán)”——砝碼；Weight；加權(quán)第八頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器運(yùn)算放大器的若干特點(diǎn)開環(huán)放大倍數(shù)非常大（105-107）輸出Vo受電源電壓限制，絕對(duì)值一般在15V以下，故：兩輸入端的差值非常小:輸入阻抗ri非常大（幾百k以上）輸入端的電流非常?。狠敵鲎杩箁o非常小(幾十幾百)輸出端驅(qū)動(dòng)能力較大，可以帶一定的負(fù)載，類似于電壓信號(hào)源(虛短路,虛地)（虛斷路）+-VoI-I+V+V-第九頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器運(yùn)算放大器——加法器如：反相輸入電壓并聯(lián)負(fù)反饋（線性電路）獨(dú)立作用原理OP-+RFVREFR2R1VOUT虛地i∑第十頁，共三十八頁，2022年，8月28日§11.1.1權(quán)電阻網(wǎng)絡(luò)DAC權(quán)電阻網(wǎng)絡(luò)DAC反相輸入端并聯(lián)權(quán)電阻，電阻的阻值等比于2的冪次數(shù)字量輸入：“1”加入一份(1/2j

)電流到i∑輸出的模擬電壓正比于輸入的數(shù)字量OP-+RF(R/2)VREFR2RVOUT4R8R20212223d0d1d2d323i0i1i2i3LSBMSBi∑第十一頁，共三十八頁，2022年，8月28日結(jié)構(gòu)簡單，所用電阻元件少各阻值相差大，難以保證精度

權(quán)電阻網(wǎng)絡(luò)DAC的變化范圍第十二頁，共三十八頁，2022年，8月28日§11.1.2倒T形電阻網(wǎng)絡(luò)DAC注意i∑：（不論是權(quán)電阻，還是倒T）找一種方法，使i∑可以被有選擇地按2的各次冪的比例關(guān)系（聯(lián)想稱量，砝碼）一份一份地累加起來要求：這種方法的實(shí)現(xiàn)——電阻值盡可能單一倒T形電阻網(wǎng)絡(luò)DAC第十三頁，共三十八頁，2022年，8月28日§11.1.2倒T形電阻網(wǎng)絡(luò)DAC倒T形電阻分流網(wǎng)絡(luò)的輸入電阻虛地，不論開關(guān)合在哪一端，相當(dāng)于接在“地”電位OP-+RF(R)VREFRVOUTd0d1d2d3虛地RR2R2R2R2R2R(LSB)(MSB)II/16I/16I/8I/8I/4I/4I/2I/2第十四頁，共三十八頁，2022年，8月28日§11.1.2倒T形電阻網(wǎng)絡(luò)DAC倒T形電阻分流網(wǎng)絡(luò)的輸入電阻每個(gè)“梯子蹬兒”（除了最頂端）看過去的輸入阻抗全是R每過一個(gè)梯子節(jié)（見圖中標(biāo)出的節(jié)點(diǎn)，電流被二分）VREFRRR2R2R2R2R2R第十五頁，共三十八頁，2022年，8月28日§11.1.2倒T形電阻網(wǎng)絡(luò)DACOP-+RF(R)VREFRVOUTd0d1d2d3虛地RR2R2R2R2R2R(LSB)(MSB)II/16I/16I/8I/8I/4I/4I/2I/2有：第十六頁，共三十八頁，2022年，8月28日§11.1D/A轉(zhuǎn)換器其它類型的DAC權(quán)電流型開關(guān)樹型權(quán)電容型（自學(xué)）第十七頁，共三十八頁，2022年，8月28日§11.1.3DAC的量程與分辨力量程與VREF成比例一般使量程0~|VREF|

（約等于|VREF|

）基準(zhǔn)源：不能帶載，準(zhǔn)，溫飄小、精密昂貴如果極性、量程不能滿足：輸出加運(yùn)放如果輸出有功率要求：功率放大器如果不考慮集成電路（IC）制造的精度，分辨力與位數(shù)有關(guān)8位、10位、12位1/256、1/1024（千分之一）、0.025%第十八頁，共三十八頁，2022年，8月28日§11.1DAC芯片的使用DAC芯片的結(jié)構(gòu)D/2ndn-1~d0數(shù)字地電阻網(wǎng)絡(luò)模擬地VREF隔離電平轉(zhuǎn)換數(shù)字地I-I+-+RF第十九頁，共三十八頁，2022年，8月28日§11.1DAC芯片的使用DAC芯片的使用想象芯片內(nèi)部的結(jié)構(gòu)例：輸出0~8V，代表物理量-10~10，精度0.1%；如何編碼，如何連接DAC，編碼的LSB代表物理量多少？精度12位（假設(shè)找不到10位DAC）編碼，用補(bǔ)碼0的位置（4V）數(shù)碼加偏移量800h數(shù)碼最低位代表物理量第二十頁，共三十八頁，2022年，8月28日§11.1DAC芯片的使用例：輸出的模擬電平偏移習(xí)題p549[題11.7]@第五版

p495

[題9.4]@第四版第二十一頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器A/D轉(zhuǎn)換器基本原理直接A/D轉(zhuǎn)換器間接A/D轉(zhuǎn)換器A/D轉(zhuǎn)換器的精度與速度第二十二頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器A/D轉(zhuǎn)換器的原理兩步走：對(duì)模擬信號(hào)采樣（連續(xù)離散）將取樣的信號(hào)轉(zhuǎn)換成物理量

取樣保持電路各種類型的AD的方法（電路）第二十三頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器采樣定理信號(hào)系統(tǒng)的結(jié)論采樣頻率與信號(hào)最高（所關(guān)心的最高）頻率分量的關(guān)系A(chǔ)DC芯片有將“取?！彪娐芳稍谝黄鸬?，也有需要外加“取保”的一般是一套ADC電路（比較昂貴）支持多路的模擬信號(hào)采樣（多路“取?！保┡cADC的轉(zhuǎn)換速度有關(guān)第二十四頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器“取樣--保持”電路（書中的例子）當(dāng)vL為高，vI通過RI向CH充電，若RI=RF，充電結(jié)束后，

vO=vC=-vI當(dāng)vL為低，vO在CH電荷作用下，保持不變?nèi)秉c(diǎn)：充電回路，R1電阻較大，限制了取樣速度。第二十五頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器“取樣--保持”電路原理（模擬電路教材）+--+電子開關(guān)vIN存儲(chǔ)模擬電壓值的電容器vIN隔離射隨器隔離射隨器第二十六頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器“取樣--保持”電路（書中的例子）輸入端加入隔離放大器LF198第二十七頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器量化單位數(shù)字信號(hào)最低有效位(LSB)的1所代表的數(shù)量大小Δ分辨力受Δ的限制，稱為量化誤差例：兩種量化方法一、Δ=1/2n

，量化誤差等于Δ；二、Δ=2/(2n+1-1)

，但量化誤差等于0.5Δ

，即1/(2n+1-1)

例：p526@第五版p477@第四版圖，下面舉2位二進(jìn)制碼簡單例子ΔΔ“三塊半”1/41/72/70000011011011011第二十八頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器對(duì)雙極性模擬電壓的量化和編碼第二十九頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器直接A/D轉(zhuǎn)換器并聯(lián)比較型A/D轉(zhuǎn)換器電路構(gòu)成：電壓比較器寄存器比較器輸出狀態(tài)由D觸發(fā)器保持代碼轉(zhuǎn)換器經(jīng)優(yōu)先編碼器，得到數(shù)字量輸出量化單位Δ第三十頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器反饋比較型ADC一般地說，ADC中還集成DAC電路；按照一定規(guī)律改變DAC的輸入數(shù)字量，將采樣得到的模擬電壓值與DAC的輸出比較；當(dāng)兩者相等時(shí)，就完成了對(duì)采樣模擬電壓量的量化；量化的值就是這時(shí)的DAC的輸入的數(shù)字量。第三十一頁，共三十八頁，2022年，8月28日§11.2A/D轉(zhuǎn)換器逐次漸進(jìn)型A/D變換器的原理使寄存器的值為100..00，寄存器的值作為DAC的輸入；比較模擬量與DAC的輸出：如果前者小于后者，將寄存器最低的一個(gè)是“1”的碼元復(fù)位成“0”；否則，保留這個(gè)1。將次低于當(dāng)前的位置置1，如rr…rr100…00，重復(fù)步驟2，直到比較到最低一位。最終寄存器中的值就是“取--?！钡哪M電平值的編碼反饋比較型ADC：第三十二頁，共三十八頁，2022年，8月28日逐次漸進(jìn)型A/D變換器原理圖：p532@第五版圖，

p484@第四版圖“上述比較過程正如用天平去稱量一個(gè)未知重量的物體時(shí)所進(jìn)行的操作一樣，而所使用的砝碼一個(gè)比一個(gè)重量少一半。”C+-vL轉(zhuǎn)換控制信號(hào)來自采樣保持電路vINvout(DAC)DAC逐次逼近寄存器控制邏輯脈沖源CPMSBLSB并行數(shù)字輸出優(yōu)點(diǎn)：電路簡單；缺點(diǎn)：轉(zhuǎn)換速度慢，最長轉(zhuǎn)換時(shí)間可達(dá)2n-1倍時(shí)鐘信號(hào)周期由比較器、D/A轉(zhuǎn)換器、寄存器、時(shí)鐘脈沖源、控制邏輯組成

第三十三頁，共三十八頁，2022年，8月28日間接A/D轉(zhuǎn)換器V-T變換型ADC：把輸入模擬電壓信號(hào)轉(zhuǎn)換為與之成正比的時(shí)間寬度信號(hào)，然后在這個(gè)時(shí)間寬度里對(duì)固定頻率的時(shí)鐘脈沖計(jì)數(shù)，計(jì)數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字信號(hào)V-F變換型ADC：把輸入模擬電壓信號(hào)轉(zhuǎn)換為與之成正比的頻率信號(hào)，然后在這個(gè)固定時(shí)間間隔內(nèi)對(duì)得到的頻率信號(hào)計(jì)數(shù)，計(jì)數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字信號(hào)§11.2A/D轉(zhuǎn)換器自學(xué)后續(xù)課程（選修《電子測(cè)量》）第三十四頁，共三十八頁，2022年，8月28日§9.2A/D轉(zhuǎn)換器ADC的采樣速度與其精度有一定的互易的關(guān)系Flash型ADC理論基礎(chǔ)：信號(hào)處理+信息論后續(xù)課程：軟件無線電第三十五頁，共三十八頁，2022年，8月28日應(yīng)用集成A/D轉(zhuǎn)換器的應(yīng)用舉例-數(shù)據(jù)采集系統(tǒng)第三十六頁，共三十八頁，2022年，8月28日本章小結(jié)A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器是數(shù)字系統(tǒng)與各種模擬信號(hào)源和被控對(duì)象之間的橋梁常用的D/A轉(zhuǎn)換器主要有權(quán)電阻型和倒T型電阻網(wǎng)絡(luò)型兩種電路；由于倒T型電阻網(wǎng)絡(luò)型電阻取值較少，易于集成，