《數(shù)字邏輯與電路》復(fù)習(xí)題

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁眉頁腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請聯(lián)系刪除，謝謝！一、選擇題1．以下代碼中為無權(quán)碼的為.8421BCD碼.5421BCD碼2．以下代碼中為恒權(quán)碼的為。C.余三碼C.余三碼.格雷碼D.格雷碼D.16。A.8421BCD碼B.5421BCD碼3．一位十六進(jìn)制數(shù)可以用位二進(jìn)制數(shù)來表示。A.１4．十進(jìn)制數(shù)25用8421BCD碼表示為A.10101B.00100101B.２C.４。C.100101D.101015．在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是A.（256）10B.（127）10C.（FF）16D.（255）106．與十進(jìn)制數(shù)（53.5）等值的數(shù)或代碼為。。10A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．與八進(jìn)制數(shù)(47.3)等值的數(shù)為：。8A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)28.常用的BCD碼有。A.奇偶校驗(yàn)碼格雷碼C.8421碼D.余三碼二、判斷題（正確打√，錯誤的打×）1.方波的占空比為0.5）2.8421碼1001比0001）3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),）4）5．八進(jìn)制數(shù)（17）17））8106．當(dāng)傳送十進(jìn)制數(shù)5時，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1）7．十進(jìn)制數(shù)（9）9））10168．當(dāng)84218）時，在校驗(yàn)位上出現(xiàn)了1時，表明在傳送過10）三、填空題111.數(shù)字信號的特點(diǎn)是在和來表示。上和上都是斷續(xù)變化的，其高電平和低電平常用2.分析數(shù)字電路的主要工具是，數(shù)字電路又稱作。3.在數(shù)字電路中，常用的計數(shù)制除十進(jìn)制外，還有、、。4.常用的BCD碼有、、、等。常用的可靠性代碼有、。5.（.）=()=(16286.(35.4)（）=()=()=(8421BCD8210167.（39.75)（）=()=(16)=(10288.(5E.C)（）=()=(8421BCD161628109.（01111000)8421BCD（）=()=()=(2810四、思考題1．在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？2．格雷碼的特點(diǎn)是什么？為什么說它是可靠性代碼？3．奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說它是可靠性代碼？一、選擇題1.以下表達(dá)式中符合邏輯運(yùn)算法則的是。A.C·C=CB.1+1=10C.0<1D.A+1=122.邏輯變量的取值１和０可以表示：。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假3.當(dāng)邏輯函數(shù)有n個變量時，共有個變量取值組合？A.nB.2nC.2D.24.邏輯函數(shù)的表示方法中具有唯一性的是A.真值表B.表達(dá)式D.電流的有、無n。C.邏輯圖D.卡諾圖5.F=A+BD+CDE+D=。BAA.B.C.D.ABD(AB)D(AD)(BD)(AD)(BD)6.邏輯函數(shù)F==。A(AB)A.BB.AC.D.ABAB117．求一個邏輯函數(shù)F的對偶式，可將F中的A.“·”換成“+”，“+”換成“·”。B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”E.常數(shù)不變8．A+BC=A、A+B9．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。。、A+CA+BA+C）、B+C．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是110．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1二、判斷題（正確打，錯誤的打）1．2．34．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0）5）6）7）8．邏輯函數(shù)Y=A+B+C+B）BABC9．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B+AB成立，所以A+B=A+B）BABA10．對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y=BABCBC+B+C+B=C+B）BBCBC三、填空題1.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。常用的導(dǎo)出邏輯運(yùn)算為、、、、。2.邏輯函數(shù)的常用表示方法有、、、。3.邏輯代數(shù)中與普通代數(shù)相似的定律有、。摩根定律又稱為。4.邏輯代數(shù)的三個重要規(guī)則是、、。5．邏輯函數(shù)F=+B+D的反函數(shù)。AC116．邏輯函數(shù)（B+C）·1的對偶函數(shù)是。7．添加項(xiàng)公式AB+C+BC=AB+C的對偶式為。AA8．邏輯函數(shù)F=9．邏輯函數(shù)F=+A+B+C+D=。ABCD=。ABABAB10．已知函數(shù)的對偶式為+，則它的原函數(shù)為。BCABCD四、思考題1.邏輯代數(shù)與普通代數(shù)有何異同？2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？3.為什么說邏輯等式都可以用真值表證明？4.對偶規(guī)則有什么用處？一、選擇題1.三態(tài)門輸出高阻狀態(tài)時，是正確的說法。A.用電壓表測量指針不動B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動2.以下電路中可以實(shí)現(xiàn)線與功能的有A.與非門B.三態(tài)輸出門3．以下電路中常用于總線應(yīng)用的有A.TSL門B.OC門4．邏輯表達(dá)式Y(jié)=AB可以用A.或門B.非門。C.集電極開路門。D.漏極開路門C.漏極開路門實(shí)現(xiàn)。D.CMOS與非門C.與門5．在正邏輯系統(tǒng)中TTL電路的以下輸入中A.懸空經(jīng)2.7kΩ電阻接電源C.經(jīng)2.7kΩ電阻接地D.經(jīng)510Ω電阻接地6．對于TTL與非門閑置輸入端的處理，可以A.接電源通過電阻3kΩ接電源C.接地7．要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RIA.＞RB.＜R＜R＜RD.＞RC.R相當(dāng)于輸入邏輯。。D.與有用輸入端并聯(lián)。ONOFFOFFIONOFF二、判斷題（正確打，錯誤的打）1．TTL與非門的多余輸入端可以接高電平V）CC2．當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1）3）4．兩輸入端四與非門器件74LS00與7400）115．CMOS或非門與TTL）6）高阻態(tài)7．TTL）8．一般TTL9．CMOSOD））10．TTLOC）三、填空題1.集電極開路門的英文縮寫為2．OC門稱為門，多個OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)3．TTL與非門電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)、門，工作時必須外加和。功能。區(qū)。一、選擇題1.下列表達(dá)式中不存在競爭冒險的有。A.Y=+ABB.Y=AB+CC.Y=AB+ABD.Y=(A+)ABBCBD2.若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為A.5B.6C.10D.503.一個16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有A.1B.2C.4D.164.下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有位。個。。F=BC+AC+F=+BC+ABA.C.E.B.D.F=+BC+AB+F=BC+AC++ABF=+AB+BCF=BC+AC++BC+AB+5.函數(shù)，當(dāng)變量的取值為C.A=1，C=0時，將出現(xiàn)冒險現(xiàn)象。A.B=C=1B.B=C=0D.A=0，B=06.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y=。AAX+AAX+AAX+AAXAAX1AAX1AAXD.A.7.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有A.1B.2C.38.在下列邏輯電路中，不是組合邏輯電路的有B.C.1010000112103001103個。D.4E.8。A.譯碼器B.編碼器C.全加器D.寄存器9.八路數(shù)據(jù)分配器，其地址輸入端有個。11A.1B.2C.3D.4E.810.組合邏輯電路消除競爭冒險的方法有。修改邏輯設(shè)計B.在輸出端接入濾波電容D.屏蔽輸入信號的尖峰干擾C.后級加緩沖電路二、判斷題（正確打，錯誤的打）1.）2.）3.）4.半導(dǎo)體數(shù)碼顯示器的工作電流大，每筆劃約10mA左右，因此，需要考慮電）5.共陰接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）6.）7.）8.）×三、填空題1.LED數(shù)碼顯示器的內(nèi)部接法有兩種形式：共2.對于共陽接法的LED數(shù)碼顯示器，應(yīng)采用3.消除竟?fàn)幟半U的方法有接法和共接法。電平驅(qū)動的七段顯示譯碼器。等。、、一、選擇題1.N個觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。N-1NN+12N2.一個觸發(fā)器可記錄一位二進(jìn)制代碼，它有個穩(wěn)態(tài)。0123843.存儲8位二進(jìn)制信息要個觸發(fā)器。234入4.對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸T=。01QQ對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。01QQ116.對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。01QQ7.對于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。RSDTTˊ8.欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。J=K=0J=Q,K=QJ=Q,K=QJ=Q,K=0J=0,K=Q9.欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端。QJ=K=1J=Q,K=QJ=Q,K=QJ=Q,K=1J=1,K=Q10.欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端。J=K=1J=Q,K=QJ=Q,K=1J=0,K=1J=K=111.欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。J=K=1J=1,K=0J=K=QJ=K=0J=Q,K=012.欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D=。Q01QQ13.下列觸發(fā)器中，沒有約束條件的是?；綬S觸發(fā)器主從RS觸發(fā)器同步RS觸發(fā)器邊沿D觸發(fā)器14.描述觸發(fā)器的邏輯功能的方法有。狀態(tài)轉(zhuǎn)換真值表特性方程狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換卡諾圖15.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。J=D,K=DK=D,J=DJ=K=DJ=K=D二、判斷題（正確打，錯誤的打）1.D觸發(fā)器的特性方程為，與Qn）2.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1）3.主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK）4.若要實(shí)現(xiàn)一個可暫停的一位二進(jìn)制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A）×5.由兩個TTL或非門構(gòu)成的基本RSR=S=06.對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1）三、填空題1．觸發(fā)器有個穩(wěn)態(tài)，存儲8位二進(jìn)制信息要個觸發(fā)器。SS2．一個基本RS觸發(fā)器在正常工作時，它的約束條件是+，則它不允許輸入=R且R=的信號。113．觸發(fā)器有兩個互補(bǔ)的輸出端、Q，定義觸發(fā)器的1狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。，0狀態(tài)為是4RSR=S=1。一、選擇題1．同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點(diǎn)是A.工作速度高觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制。2．把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到進(jìn)制計數(shù)器。A.4B.5C.9D.203．下列邏輯電路中為時序邏輯電路的是A.譯碼器加法器C.數(shù)碼寄存器4.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為A.NB.2NC.N2D.2N5.N個觸發(fā)器可以構(gòu)成能寄存A.N-1B.NC.N+1。。D.數(shù)據(jù)選擇器的計數(shù)器。位二進(jìn)制數(shù)碼的寄存器。D.2N6．五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為A.5B.10C.25D.327．同步時序電路和異步時序電路比較，其差異在于后者。。A.沒有觸發(fā)器沒有統(tǒng)一的時鐘脈沖控制D.輸出只與內(nèi)部狀態(tài)有關(guān)C.沒有穩(wěn)定狀態(tài)8．一位8421BCD碼計數(shù)器至少需要A.3B.4C.59.欲設(shè)計01234567這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進(jìn)個觸發(fā)器。D.10制計數(shù)器，最少應(yīng)使用A.2B.3級觸發(fā)器。C.4D.810．8位移位寄存器，串行輸入時經(jīng)A.1B.2C.4個脈沖后，8位數(shù)碼全部移入寄存器中。D.80178A.2B.6C.7D.8E.1012．某移位寄存器的時鐘脈沖頻率為100KH，欲將存放在該寄存器中的數(shù)左移8位，個觸發(fā)器。Z完成該操作需要時間。C.100μSA.10μSB.80μSD.800ms1113.若用JK觸發(fā)器來實(shí)現(xiàn)特性方程為Qn1=+AB，則JK端的方程為，K=ABD.J=，K=AB+B。nA.J=AB，K=B.J=AB，K=C.J=ABA+BABA141101001110A.2B.3C.4D.10個觸發(fā)器。二、判斷題（正確打，錯誤的打）1）2）3）4．同步時序電路具有統(tǒng)一的時鐘CP）5）6．環(huán)形計數(shù)器在每個時鐘脈沖CP）7）8）9）10．D觸發(fā)器的特征方程Q=D，而與Q無關(guān)，所以，D觸發(fā)器不是時n+1n序電路）．在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2，而又是用N級觸發(fā)N）12．把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15）13）14．利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)S只是短暫N的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?）三、填空題1．寄存器按照功能不同可分為兩類：寄存器和寄存器。、2．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾?。3．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。114．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為序電路。時序電路和時一、選擇題1．一個容量為1K×8的存儲器有個存儲單元。A.8B.8KC.8000D.81922．要構(gòu)成容量為4K×8的RAM，需要A.2B.4C.83．尋址容量為16K×8的RAM需要A.4B.8C.14片容量為256×4的RAM。D.32根地址線。D.16E.16K4．若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線位線）共有條。A.8B.16C.32D.2565．某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為A.×3B.×8C.256×8D.256×2566.采用對稱雙地址結(jié)構(gòu)尋址的1024×1的存儲矩陣有。。A.10行10列B.5行5列C.32行32列D.1024行1024列7．隨機(jī)存取存儲器具有功能。A.讀/寫無讀/寫C.只讀D.只寫8128×1的RAM擴(kuò)展為1024×8輸出端數(shù)為A.19256×1的RAM擴(kuò)展為1024×8輸入端數(shù)為A.410．只讀存儲器ROM在運(yùn)行時具有A.讀/無寫B(tài).無讀/寫。B.2C.3D.8。B.2C.3D.8功能。C.讀/寫D.無讀/無寫．只讀存儲器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容A.全部改變?nèi)繛?C.不可預(yù)料D.保持不變12．隨機(jī)存取存儲器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容A.全部改變?nèi)繛?C.不確定D.保持不變。。13．一個容量為512×1的靜態(tài)RAM具有A.地址線9根，數(shù)據(jù)線1根。地址線1根，數(shù)據(jù)線9根11C.地址線512根，數(shù)據(jù)線9根14．用若干RAM實(shí)現(xiàn)位擴(kuò)展時，其方法是將A.地址線數(shù)據(jù)線C.片選信號線15．PROM的與陣列（地址譯碼器）是D.地址線9根，數(shù)據(jù)線512根相應(yīng)地并聯(lián)在一起。D.讀/寫線。A.全譯碼可編程陣列B.全譯碼不可編程陣列D.非全譯碼不可編程陣列C.非全譯碼可編程陣列二、判斷題（正確打√，錯誤的打×）1.）2.RAM）3.）4.用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM）5.）6.ROM和RAM）7.RAM）8.）9.PROM）10.ROM）一、選擇題1．一個無符號8位數(shù)字量輸入的DAC，其分辨率為A.1B.3C.4位。D.82．一個無符號10位數(shù)字輸入的DAC，其輸出電平的級數(shù)為A.4B.10C.1024D.2103．一個無符號4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為A.4KΩ4．4位倒T型電阻網(wǎng)絡(luò)DAC的電