CMOS反相器版圖設(shè)計_第1頁
CMOS反相器版圖設(shè)計_第2頁
CMOS反相器版圖設(shè)計_第3頁
CMOS反相器版圖設(shè)計_第4頁
CMOS反相器版圖設(shè)計_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

沈陽理工大學(xué)課程設(shè)計PAGEPAGEIII成績評定表學(xué)生姓名班級學(xué)號7專業(yè)課程設(shè)計題目CMOS反相器評語組長簽字:成績?nèi)掌?0年月日課程設(shè)計任務(wù)書學(xué)院信息科學(xué)與工程學(xué)院專業(yè)學(xué)生姓名班級學(xué)號課程設(shè)計題目CMOS反相器實踐教學(xué)要求與任務(wù):1.用tanner軟件中的S-Edit編輯CMOS反相器。2.用tanner軟件中的TSpice對CMOS反相器電路進行仿真并觀察波形。3.用tanner軟件中的L-Edit繪制CMOS反相器版圖,并進行DRC驗證。4.用tanner軟件中的TSpice對版圖電路進行仿真并觀察波形。5.用tanner軟件中的layout-Edit對電路網(wǎng)表進行LVS檢驗觀察原理圖與版圖的匹配程度。工作計劃與進度安排:第一周周一:教師布置課設(shè)任務(wù),學(xué)生收集資料,做方案設(shè)計。周二:熟悉軟件操作方法。周三~四:畫電路圖周五:電路仿真。第二周周一~二:畫版圖。周三:版圖仿真。周四:驗證。周五:寫報告書,驗收。指導(dǎo)教師:201年月日專業(yè)負(fù)責(zé)人:201年月日學(xué)院教學(xué)副院長:201年月日目錄TOC\o"1-3"\h\u17842目錄 III7101.緒論 140841.1設(shè)計背景 1292151.2設(shè)計目標(biāo) 1270542.CMOS反相器 2141422.1CMOS反相器電路結(jié)構(gòu) 2180542.2CMOS反相器電路仿真 3129822.3CMOS反相器的版圖繪制 4231012.4CMOS反相器的版圖電路仿真 4125022.5LVS檢查匹配 520781總結(jié) 78370參考文獻 82490附錄一:原理圖網(wǎng)表 919535附錄二:版圖網(wǎng)表 10PAGE10PAGE101.緒論1.1設(shè)計背景Tanner集成電路設(shè)計軟件是由TannerResearch公司開發(fā)的基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強大,易學(xué)易用,包括S-Edit,T-Spice,W-Edit,L-Edit與LVS,從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit版圖編輯器在國內(nèi)應(yīng)用廣泛,具有很高知名度。L-EditPro是TannerEDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊,具有高效率,交互式等特點,強大而且完善的功能包括從IC設(shè)計到輸出,以及最后的加工服務(wù),完全可以媲美百萬美元級的IC設(shè)計軟件。L-EditPro包含IC設(shè)計編輯器(LayoutEditor)、自動布線系統(tǒng)(StandardCellPlace&Route)、線上設(shè)計規(guī)則檢查器(DRC)、組件特性提取器(DeviceExtractor)、設(shè)計布局與電路netlist的比較器(LVS)、CMOSLibrary、MarcoLibrary,這些模塊組成了一個完整的IC設(shè)計與驗證解決方案。L-EditPro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快速、易用、精確的設(shè)計系統(tǒng)。1.2設(shè)計目標(biāo)1.用tanner軟件中的原理圖編輯器S-Edit編輯CMOS反相器電路原理圖。2.用tanner軟件中的TSpice對CMOS反相器進行仿真并觀察波形。3.用tanner軟件中的L-Edit繪制CMOS反相器版圖,并進行DRC驗證。4.用tanner軟件中的TSpice對CMOS反相器的版圖電路進行仿真并觀察波形。5.用tanner軟件中的layout-Edit對CMOS反相器進行LVS檢驗觀察原理圖與版圖的匹配程度。2.CMOS反相器2.1CMOS反相器電路結(jié)構(gòu)CMOS反相器可以說是最常用的基本功能電路之一了,廣泛應(yīng)用于數(shù)字邏輯電路電路設(shè)計中。在本次課程設(shè)計中,使用tanner軟件中的原理圖編輯器S-Edit編輯CMOS反相器電路原理圖。詳細(xì)描述各MOS管中柵、源、漏及襯底的詳細(xì)連接方式。其中原理圖如圖2.1.1。圖2.1CMOS反相器的原理圖2.2CMOS反相器電路仿真使用TSpice對原理圖進行仿真。首先,生成電路網(wǎng)表,如圖2.2.1。圖2.2生成原理圖電路網(wǎng)表給CMOS反相器的輸入端加入CP激勵信號,信號D端加入信號。仿真中高電平為Vdd=5V,低電平為Gnd,并添加輸入輸出延遲時間。進行仿真,輸出波形。波形圖如下圖2.2.2。圖2.3CMOS反相器輸入輸出波形圖2.3CMOS反相器的版圖繪制用L-Edit版圖繪制軟件對CMOS反相器電路進行版圖繪制,版圖結(jié)果如圖2.3.1。圖2.4CMOS反相器電路版圖 進行DRC檢測,檢測是否滿足設(shè)計規(guī)則。如圖2.3.2。圖2.5DRC驗證結(jié)果2.4CMOS反相器的版圖電路仿真同原理圖仿真相同,首先生成電路網(wǎng)表。如圖2.4.1。圖2.6生成版圖電路網(wǎng)表添加激勵、電源和地,同時觀察輸入輸出波形,波形如圖2.4.2。圖2.7CMOS反相器電路版圖輸入輸出波形圖CMOS反相器電路的版圖仿真波形與原理圖的仿真波形,基本一致,并且符合輸入輸出的邏輯關(guān)系,電路的邏輯設(shè)計正確無誤。2.5LVS檢查用對CMOS反相器進行LVS檢查驗證,首先添加輸入輸出文件,選擇要查看的輸出,觀察輸出結(jié)果檢查CMOS反相器電路原理圖與版圖的匹配程度。首先導(dǎo)入網(wǎng)表,如下圖圖2.8。圖2.8導(dǎo)入網(wǎng)表輸出結(jié)果如圖2.5.2。圖2.9電路LVS檢查匹配圖網(wǎng)表匹配,設(shè)計無誤??偨Y(jié)通過兩周的課程設(shè)計學(xué)習(xí),綜合運用所學(xué)的知識完成了設(shè)計任務(wù)。使我更進一步熟悉了專業(yè)知識,并深入掌握仿真方法和工具、同時為畢業(yè)設(shè)計打基礎(chǔ)的實踐環(huán)節(jié)。進一步熟悉設(shè)計中使用的主流工具,學(xué)習(xí)了良好的技術(shù)文檔撰寫方法;了解后端設(shè)計;加深綜合對所學(xué)課程基礎(chǔ)知識和基本理論的理解好掌握,培養(yǎng)了綜合運用所學(xué)知識,獨立分析和解決工程技術(shù)問題的能力;培養(yǎng)了在理論計算、制圖、運用標(biāo)準(zhǔn)和規(guī)范、查閱設(shè)計手冊與資料以及應(yīng)用工具等方面的能力,逐步樹立正確的設(shè)計思想。通過對典型IC集成電路的原理圖和版圖的繪制及仿真,對模擬電路的工作原理有了進一步的了解。再借助tanner軟件模擬電路的原理圖繪制及其版圖生成,熟悉了tanner在此方面的應(yīng)用,以增強計算機輔助電路模擬與設(shè)計的信心。參考文獻附錄一:原理圖網(wǎng)表*SPICEnetlistwrittenbyS-EditWin327.03*WrittenonJul4,2013at20:59:07.include"C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md".tran/op10n400nmethod=bdf.printtranv(in)v(out)*Waveformprobingbe.optionsprobefilename="inv.dat"+probesdbfile="C:\Users\Administrator\Desktop\tanner\inv\inv.sdb"+probetopmodule="inv"*Maincircuit:invM1outinGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24uM2outinVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24uv3VddGnd5.0v4inGndpulse(0.05.0010n10n100n200n)*Endofmaincircuit:inv附錄二:版圖網(wǎng)表*CircuitExtractedbyTannerResearch'sL-EditVersion9.00/ExtractVersion9.00;*TDBFile:C:\Users\Administrator\Desktop\tanner\inv\jianghailong.tdb*Cell:Cell0 Version1.08*ExtractDefinitionFile:..\LEdit90\Samples\SPR\example1\lights.ext*ExtractDateandTime:07/04/2013-20:58.includeC:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md*Warning:LayerswithUnassignedAREACapacitance.*<PolyResistorID>*<Poly2ResistorID>*<NDiffResistorID>*<PDiff

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論