半導(dǎo)體存儲(chǔ)器與可編程邏輯器件

半導(dǎo)體存儲(chǔ)器與可編程邏輯器件第一頁，共四十四頁，2022年，8月28日這類電路的特點(diǎn)：器件密度高，邏輯功能可由軟件配置，用它所構(gòu)成的數(shù)字系統(tǒng)硬件規(guī)模小，系統(tǒng)靈活性高。缺點(diǎn)：工作速度不夠高，另外，這類芯片一般要用多片標(biāo)準(zhǔn)集成電路構(gòu)成外圍電路才能工作。3）專用集成電路（ASIC)ApplicationSpecificIntegratedCircuitASIC是為滿足一種或幾種特定功能而設(shè)計(jì)制造的集成電路芯片，密度高，ASIC芯片能取代由若干個(gè)中小規(guī)模電路組成的電路板，甚至一個(gè)完整的數(shù)字系統(tǒng)第二頁，共四十四頁，2022年，8月28日ASIC分類：ASIC屬用戶定制電路。（CustomDesignIC).包括全定制和半定制兩種。全定制（FullcustomdesignIC):半導(dǎo)體生產(chǎn)廠家根據(jù)用戶的特定要求專門設(shè)計(jì)并制造。特點(diǎn)：生產(chǎn)周期長，費(fèi)用高，風(fēng)險(xiǎn)大。在大批量定型產(chǎn)品中使用。半定制（Semi-customdesignIC):半導(dǎo)體生產(chǎn)廠家設(shè)計(jì)并制造出的標(biāo)準(zhǔn)的半成品芯片。半定制電路分類：㈠門陣列（GateArray)第三頁，共四十四頁，2022年，8月28日

在硅片上預(yù)先做好大量相同的基本單元電路，并把它整齊地排成陣列，這種半成品芯片稱為母片。母片可由廠家大批量生產(chǎn)。

當(dāng)用戶需制作滿足特定要求的ASIC芯片時(shí)，可根據(jù)設(shè)計(jì)要求選擇母片，由用戶或廠家設(shè)計(jì)出連線版圖，再由器件生產(chǎn)廠家經(jīng)過金屬連線等簡單工藝，制成成品電路。缺點(diǎn)：用戶主動(dòng)性差，使用不方便。特點(diǎn)：周期較短，成本較低，風(fēng)險(xiǎn)小。第四頁，共四十四頁，2022年，8月28日㈡可編程邏輯器件(PLD)(ProgrammableLogicDevice)芯片上的電路和金屬引線由半導(dǎo)體廠家做好，其邏輯功能由用戶開發(fā)實(shí)現(xiàn)。特點(diǎn)：集成度高，速度快，靈活性好，可重復(fù)編程。電路設(shè)計(jì)方便，風(fēng)險(xiǎn)低。1.PLD器件的連接表示方法固定連接可編程連接不連接第五頁，共四十四頁，2022年，8月28日2.門電路表示法1AA1AAAA反向緩沖器ABC&FABC&F與門ABC≥1FABC≥1F或門第六頁，共四十四頁，2022年，8月28日3.陣列圖1A1B1C&&&&D=BCE=AABBCC=0F=AABBCC=0G=1第七頁，共四十四頁，2022年，8月28日8.2存儲(chǔ)器存儲(chǔ)器是一種通用大規(guī)模集成電路，用來存放程序和數(shù)據(jù).存儲(chǔ)器分類:1)只讀存儲(chǔ)器(ROM)2)隨機(jī)存取存儲(chǔ)器(RAM)第八頁，共四十四頁，2022年，8月28日8.2.1ROM(Read-OnlyMemory)ROM存放固定信息，只能讀出信息，不能寫入信息。當(dāng)電源切斷時(shí)，信息依然保留.1.ROM的結(jié)構(gòu)......A0A1An-1地址譯碼器存儲(chǔ)陣列

2n×mW0W1W2n-1F0F1Fm-1字線位線地址線第九頁，共四十四頁，2022年，8月28日地址譯碼器為二進(jìn)制譯碼器，即全譯碼結(jié)構(gòu).(地址線為n根,譯碼器輸出為2n根字線,說明存儲(chǔ)陣列中有2n個(gè)存儲(chǔ)單元)2)存儲(chǔ)陣列輸出有m根位線,說明每個(gè)存儲(chǔ)單元有m位,即一個(gè)字有m位二進(jìn)制信息組成.每一位稱為一個(gè)基本存儲(chǔ)單元.3)存儲(chǔ)器的容量定義為:字?jǐn)?shù)×位數(shù)(2n×m).A1A0F0F1F2F300010001100100110110010

一個(gè)二極管ROM的例子第十頁，共四十四頁，2022年，8月28日1A11A0&&&&W0W1W2W3F0F1F2F3位線字線第十一頁，共四十四頁，2022年，8月28日①W0~W3為地址譯碼器的輸出Wi=mi

(mi為地址碼組成的最小項(xiàng)）②當(dāng)A1A0=00時(shí)，W0=1,F0F1F2F3=0100(一個(gè)字）；當(dāng)A1A0=01時(shí)，W1=1,F0F1F2F3=1001(一個(gè)字）；當(dāng)A1A0=10時(shí)，W2=1,F0F1F2F3=0110(一個(gè)字）；當(dāng)A1A0=11時(shí)，W3=1,F0F1F2F3=0010(一個(gè)字）。第十二頁，共四十四頁，2022年，8月28日③將地址輸入和Fi之間的關(guān)系填入真值表得：地址數(shù)據(jù)A1A0F0F1F2F300010001100100110110010

F0=A1A0F1=A1A0+

A1A0F2=A1A0+A1A0F3=A1A0ROM實(shí)際是一種組合電路結(jié)構(gòu)。第十三頁，共四十四頁，2022年，8月28日④陣列圖與陣列：表示譯碼器。或陣列：表示存儲(chǔ)陣列。存儲(chǔ)容量為：

4×4地址數(shù)據(jù)A1A0F0F1F2F300010001100100110110010

1A11A0&&&&≥1≥1≥1≥1F0F1F2F3m0m1m2m3第十四頁，共四十四頁，2022年，8月28日2.可編程只讀存儲(chǔ)器用戶可根據(jù)需要自行進(jìn)行編程的存儲(chǔ)器.1)PROM(ProgrammableRead-OnlyMemory)PROM為能進(jìn)行一次編程的ROM，PROM的結(jié)構(gòu)和ROM基本相同,只是在每個(gè)存儲(chǔ)管上加一根易熔的金屬絲接到相應(yīng)的位線.位線字線當(dāng)在該位上需要存0時(shí),通過編程,燒斷熔絲;當(dāng)需存1時(shí),保留熔絲.編程為一次性的,燒斷的熔絲不能再接上.第十五頁，共四十四頁，2022年，8月28日2)EPROM(ErasableProgrammableRead-OnlyMemory)EPROM為可擦除、可重新編程的只讀存儲(chǔ)器.擦除用專用的紫外線燈照射芯片上的受光窗口.EPROM器件的基本存儲(chǔ)單元采用浮柵雪崩注入MOS管(簡稱FAMOS管)電路.FAMOSVDDDS字線位線原始狀態(tài)的浮柵不帶電荷,FAMOS管不導(dǎo)通,位線上為高電平.當(dāng)FAMOS管的源極S與襯底接地電位,漏極接高電位(較大)時(shí),漏極的PN結(jié)反向擊穿產(chǎn)生雪崩現(xiàn)象,使FAMOS導(dǎo)通.位線為低電位.如用紫外線或者X射線照射FAMOS管,可使柵極放電,FAMOS恢復(fù)到截止?fàn)顟B(tài).第十六頁，共四十四頁，2022年，8月28日一個(gè)EPROM芯片：Intel2716VCCVPPOECEGND1121324CE是片使能端；OE是數(shù)據(jù)輸出使能端；VPP是編程寫入電源輸入端。容量：2K×8位受光窗口第十七頁，共四十四頁，2022年，8月28日工作方式讀出未選中待機(jī)編程禁止編程校驗(yàn)讀出CEOEVPP數(shù)據(jù)線D7~D0的狀態(tài)00+5V讀出的數(shù)據(jù)×1+5V高阻

1×+5V高阻1+25V寫入的數(shù)據(jù)01+25V高阻00+25V讀出校驗(yàn)數(shù)據(jù)2716工作方式第十八頁，共四十四頁，2022年，8月28日3）E2PROM(電可擦可編程只讀存儲(chǔ)器）特點(diǎn)：①編程和擦除均由電完成；②既可整片擦除，也可使某些存儲(chǔ)單元單獨(dú)擦除；③重復(fù)編程次數(shù)大大高于EPROM.第十九頁，共四十四頁，2022年，8月28日F1(A,B,C)=Σm(1,5,6,7)F2(A,B,C)=Σm(0,1,3,6,7)F3(A,B,C)=Σm(3,4,5,6,7)例:用PROM實(shí)現(xiàn)邏輯函數(shù):3.PROM的應(yīng)用1)實(shí)現(xiàn)組合邏輯函數(shù)用PROM實(shí)現(xiàn)組合邏輯函數(shù)，實(shí)際上是利用PROM中的最小項(xiàng)，通過或陣列編程，達(dá)到設(shè)計(jì)目的.第二十頁，共四十四頁，2022年，8月28日1A&&&&≥1≥1≥1F1F2F31B1C&&&&m0m1m2m3m4m5m6m7第二十一頁，共四十四頁，2022年，8月28日2)存放數(shù)據(jù)表和函數(shù)表:例如三角函數(shù)、對(duì)數(shù)、乘法等表格。3）存放調(diào)試好的程序。*2）、3）是PROM的主要用途。第二十二頁，共四十四頁，2022年，8月28日8.2.2隨機(jī)存取存儲(chǔ)器(RAM)RAM可以隨時(shí)從任一指定地址讀出數(shù)據(jù)，也可以隨時(shí)把數(shù)據(jù)寫入任何指定的存儲(chǔ)單元.RAM在計(jì)算機(jī)中主要用來存放程序及程序執(zhí)行過程中產(chǎn)生的中間數(shù)據(jù)、運(yùn)算結(jié)果等.RAM按工藝分類：1）雙極型；2）場效應(yīng)管型。場效應(yīng)管型分為：1）靜態(tài)；2）動(dòng)態(tài)。第二十三頁，共四十四頁，2022年，8月28日1.RAM的結(jié)構(gòu)......A0A1An-1地址譯碼器存儲(chǔ)矩陣

W0W1W2n-1字線地址線讀寫/控制電路讀寫/控制(R/W)片選(CS)數(shù)據(jù)輸入/輸出

(I/O)第二十四頁，共四十四頁，2022年，8月28日當(dāng)片選信號(hào)CS無效時(shí)，I/O對(duì)外呈高阻;當(dāng)片選信號(hào)CS有效時(shí)，由R/W信號(hào)決定讀或?qū)?根據(jù)地址信號(hào)，通過I/O輸出或輸入。(I/O為雙向三態(tài)結(jié)構(gòu))ENEN11I/ODR/W第二十五頁，共四十四頁，2022年，8月28日2.RAM的存儲(chǔ)單元靜態(tài)RAM的基本存儲(chǔ)單元

(以六管NMOS靜態(tài)存儲(chǔ)單元為例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位線Bj位線Bj存儲(chǔ)單元11I/OI/OQQ第二十六頁，共四十四頁，2022年，8月28日2)動(dòng)態(tài)RAM的基本存儲(chǔ)電路動(dòng)態(tài)RAM的基本存儲(chǔ)電路由動(dòng)態(tài)MOS基本存儲(chǔ)單元組成。動(dòng)態(tài)MOS基本存儲(chǔ)單元通常利用MOS管柵極電容或其它寄生電容的電荷存儲(chǔ)效應(yīng)來存儲(chǔ)信息。第二十七頁，共四十四頁，2022年，8月28日電路結(jié)構(gòu)（以單管動(dòng)態(tài)存儲(chǔ)單元為例）位線數(shù)據(jù)線

(D)字選線TCSCD輸出電容寫信息：字選線為1，T導(dǎo)通，數(shù)據(jù)D經(jīng)T送入CS.讀信息：字選線為1，T導(dǎo)通，CS上的數(shù)據(jù)經(jīng)T送入位線的等效電容CD.第二十八頁，共四十四頁，2022年，8月28日特點(diǎn)：1）當(dāng)不讀信息時(shí)，電荷在電容CS上的保存時(shí)間約為數(shù)毫秒到數(shù)百毫秒；

2）當(dāng)讀出信息時(shí)，由于要對(duì)CD充電，使

CS上的電荷減少。為破壞性讀出。

3）通常在CS上呈現(xiàn)的代表1和0信號(hào)的電平值相差不大，故信號(hào)較弱。第二十九頁，共四十四頁，2022年，8月28日結(jié)論：1）需加刷新電路；2）輸出端需加高鑒別能力的輸出放大器。3）容量較大的RAM集成電路一般采用單管電路。4）容量較小的RAM集成電路一般采用三管或四管電路。多管電路結(jié)構(gòu)復(fù)雜，但外圍電路簡單。第三十頁，共四十四頁，2022年，8月28日3)RAM容量的擴(kuò)展VCCA8R/WCSGND191018Intel2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4①位擴(kuò)展I/O1I/O2I/O3I/O4A9A0A1…CSR/WI/O1I/O2I/O3I/O4A9A0A1…CSR/W…A0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7將2114擴(kuò)展為1K×8位的RAM第三十一頁，共四十四頁，2022年，8月28日8.3存儲(chǔ)容量的擴(kuò)展當(dāng)使用一片ROM或RAM器件不能滿足對(duì)存儲(chǔ)容量的需求時(shí)，則需要將若干片ROM或RAM組合起來，構(gòu)成更大容量的存儲(chǔ)器。存儲(chǔ)容量的擴(kuò)展方式有兩種：位擴(kuò)展方式和字?jǐn)U展方式。8.3.1位擴(kuò)展方式若每一片ROM或RAM的字?jǐn)?shù)夠用而位數(shù)不足時(shí)，應(yīng)采用位擴(kuò)展方式。接法：將各片的地址線、讀寫線、片選線并聯(lián)即可第三十二頁，共四十四頁，2022年，8月28日?qǐng)D是用8片1024×1的RAM構(gòu)成1024×8的RAM接線圖第三十三頁，共四十四頁，2022年，8月28日?qǐng)D是由兩片2114擴(kuò)展成1024×8位的RAM電路連線圖。第三十四頁，共四十四頁，2022年，8月28日8.3.2字?jǐn)U展方式

若每一片存儲(chǔ)器(ROM或RAM）的數(shù)據(jù)位數(shù)夠而字?jǐn)?shù)不夠時(shí)，則需要采用字?jǐn)U展方式，以擴(kuò)大整個(gè)存儲(chǔ)器的字?jǐn)?shù)，得到字?jǐn)?shù)更多的存儲(chǔ)器。例

用4片256×8位的RAM接成一個(gè)1024×8位的RAM接線圖1024×8RAM解：第三十五頁，共四十四頁，2022年，8月28日每一片256×8的A0～A7可提供28＝256個(gè)地址，為0～0到1～1，用擴(kuò)展的字A8、A9構(gòu)成的兩位代碼區(qū)別四片256×8的RAM，即將A8、A9譯成四個(gè)低電平信號(hào)，分別接到四片256×8RAM的CS，如下表A9A8CS1CS2CS3CS4000111011011101101111110第三十六頁，共四十四頁，2022年，8月28日四片256×8RAM地址分配為第三十七頁，共四十四頁，2022年，8月28日實(shí)現(xiàn)的電路如圖7.4.3所示圖7.4.3第三十八頁，共四十四頁，2022年，8月28日如果一片RAM或ROM的位數(shù)和字?jǐn)?shù)都不夠，就需要同時(shí)采用位擴(kuò)展和字?jǐn)U展方法，用多片組成一個(gè)大的存儲(chǔ)器系統(tǒng)，以滿足對(duì)存儲(chǔ)容量的要求。例7.4.2試用256×4位的RAM，用復(fù)合擴(kuò)展的方法組成1024×8位的RAM。要求：①畫出連線圖；②指出當(dāng)R/W=1，地址為0011001100時(shí)，哪個(gè)芯片組被選通？③指出芯片組(0)、(1)、(2)、(3)的地址范圍。解：（1)先用位擴(kuò)展方式構(gòu)成256×8位的RAM，其連線圖如圖所示；第三十九頁，共四十四頁，2022年，8月28日再由字?jǐn)U展方式構(gòu)成1024×8位RAM，如圖7.4.6所示，所以一共用了8片256×4位的RAM。第四十頁，共四十四頁，2022年，8月28日(2)當(dāng)?shù)刂反a為0011001100,且R/W=1時(shí)，A9A8=0