數字電路期末考試題答案2_第1頁
數字電路期末考試題答案2_第2頁
數字電路期末考試題答案2_第3頁
數字電路期末考試題答案2_第4頁
數字電路期末考試題答案2_第5頁
已閱讀5頁,還剩3頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

一、回答下列問題(20分)1.(8A.25)=(10001010.00100101)=138.14453125=000100111000.0001010001002.用公式化簡法化簡函數表達式YABDDABDYABDBCDABDABDBDBCDABDB(DCDAD)BDBCAB3.試用(4×2)片256×16位的SRAM芯片,并選用(2-4線)譯碼器組成存儲容量為1024×32位的RAM存儲器。4.A/D轉換過程的四個步驟是(取樣-保持-量化-編碼5.寫出下圖表達式,畫出輸出波形。Qn1QQn1QQn1QQn1Q112233446.分別寫出下圖、Y2和Y3的最小項表達式。YABDABCABD1YABCABC2YABCC37.求下式的對偶式和反演式C+B(C+D’’YABCB(CD)YA(BC)(BCD)Y'A(BC)(BCD)二、解答下列問題(20分)1.用卡諾圖化簡邏輯函數并分別寫出最簡的“與非”式和“與或非”式。Σm(1,3,7,9,11,12,14,15)+d(6)YCDBDABDYCDBDABDYBDADBCDYBDADBCD2.畫出下圖電路輸出波形,兩個觸發(fā)器均為邊沿觸發(fā)器。三、設計電路(20分)1.用74160芯片和適當的門電路設計60進制計數器,要有進位輸出端。ET工作狀態(tài)×↑××↑01111011保持C=0計數1112.用雙四選一數據選擇器實現(xiàn)一位全減器電路。要寫真值表和邏輯函數式,畫電路圖。設、B為被減數和減數。A00001111BCDCio00110011010101010110100101110001DABCABCABCABCABCABCABCABCCO四、按照下圖用J-K觸發(fā)器設計一個可控加減法計數器,要求寫出狀態(tài)方程,驅動10分)AQQY00011000210010100111001011101110110Qn1AQQAQQAQQAQQ221212121(AQAQ)Q(AQAQ)Q112112Qn1Q11YAQQAQQ2121JAQAQJ12111KAQK12111五、回答下列問題(20分)1555定時器接成的電路如圖,說出電路的名稱,畫出電路的輸出波形,如果3個分壓電阻都是5k歐姆,寫出回差電壓的公式和值。正向閾值電壓V=2/3V負向閾值電壓V=1/3V回差電壓ΔV=V-V=1/3VT+DDDDTT+DD2.用PLA陣列設計一位全加器。要求寫真值表,邏輯函數式,畫陣列圖。、B為加數,CI為低位進位,S為本位和,CO為高位進位。A00001111BCSCio00110011010101010110100100010111S=∑m(1,2,4,7)=ABCABCABCCO=∑m(3,5,6,7)=AC+BC+AB六、下圖所示的電路是由二進制加法計數器、3線-8線譯碼器和S-R鎖存器構成的一個寬度可調的脈沖發(fā)生器。1.求S-R鎖存器Q端輸出波形(周期)是計數脈沖CLK周期的多少倍?畫出S-R鎖存器Q端的輸出波形。2.如果將S-R鎖存器Q端輸出波形周期減小一倍,應該如何調整電路連接?計數器的初始狀態(tài)QQQ=0

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論