第四章 存儲系統(tǒng)

第四章存儲系統(tǒng)第一頁，共五十七頁，2022年，8月28日第四章存儲系統(tǒng)

4.1概述（存儲器分類及性能指標(biāo)）

4.2半導(dǎo)體存儲器

4.3內(nèi)存儲器系統(tǒng)設(shè)計第二頁，共五十七頁，2022年，8月28日

存儲器是微型計算機(jī)系統(tǒng)中用來存放程序和數(shù)據(jù)的基本單元或設(shè)備。存儲器容量愈大，能存放的信息就愈多，計算機(jī)的能力就愈強(qiáng)。

存儲器作為計算機(jī)系統(tǒng)的重要組成部分，隨著更好的存儲載體材料的發(fā)現(xiàn)及生產(chǎn)工藝的不斷改進(jìn)，爭取更大的存儲容量、獲得更快的存取速度、減小存儲器載體的體積以及降低單位存儲容量性價比等方面都獲得快速的發(fā)展。

第三頁，共五十七頁，2022年，8月28日1.要求：

微機(jī)系統(tǒng)對存儲器的要求是容量大、速度快、成本低，但這三者在同一個存儲器中不可兼得。2.解決：

采用分級存儲器結(jié)構(gòu)，通常將存儲器分為CPU寄存器、高速緩沖存儲器、主存儲器和外存存儲器四級。第四頁，共五十七頁，2022年，8月28日微機(jī)系統(tǒng)中存儲器的配置第五頁，共五十七頁，2022年，8月28日4.1.1存儲器分類及性能指標(biāo)一、存儲器分類1.按所處位置及功能分類內(nèi)存儲器—

半導(dǎo)體存儲器外存儲器—

磁存儲器和光存儲器

總線CPU內(nèi)存外存第六頁，共五十七頁，2022年，8月28日2.按存儲載體材料分類半導(dǎo)體材料—

半導(dǎo)體存儲器：TTL型、MOS型、ECL型、I2L型等；磁性材料—

磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等；光介質(zhì)材料—CD-ROM、DVD等。

3.按存儲器的功能來分類

按存儲器與CPU的關(guān)系分類控制存儲器CM、主存儲器MM、高速緩沖存儲器Cache、外存儲器EM；第七頁，共五十七頁，2022年，8月28日按數(shù)據(jù)存儲單元的尋址方式分類隨機(jī)存取存儲器RAM、順序存取存儲器SAM、直接存取存儲器DAM；按半導(dǎo)體器件原理分類晶體管邏輯存儲器TTL、發(fā)射極耦合存儲器ECL、單極性器件存儲器MOS；按存儲原理分類隨機(jī)存取存儲器RAM、只讀存儲器ROM；按數(shù)據(jù)傳送方式分類并行存儲器PM、串行存儲器SM；第八頁，共五十七頁，2022年，8月28日存儲器的分類及選用按存儲介質(zhì)分類半導(dǎo)體存儲器磁介質(zhì)存儲器光存儲器Multi-SRAMNV-SRAMFIFOCache雙極型：存取速度快，但集成度低，一般用于大 型計算機(jī)或高速微機(jī)中；MOS型掩膜ROM一次性可編程PROM紫外線可擦除EPROM電可擦除E2PROM可編程只讀存儲器FLASH讀寫存儲器RAM只讀存儲器ROM（按讀寫功能分類)（按器件原理分類）靜態(tài)SRAM動態(tài)DRAM：集成度高但存取速度較低

一般用于需要較大容量的場合。速度較快，集成度較低，一般用于對速度要求高、而容量不大的場合。(按存儲原理分類)第九頁，共五十七頁，2022年，8月28日（半導(dǎo)體）存儲器的主要性能指標(biāo)

衡量半導(dǎo)體存儲器性能的主要指標(biāo)有存儲容量、存取時間、功耗、工作電源和價格。1.存儲容量

存儲容量是指存儲器所能存儲二進(jìn)制數(shù)碼的數(shù)量，即所含存儲元的總數(shù)。注意存儲器的容量以字節(jié)為單位，而存儲芯片的容量以位為單位。第十頁，共五十七頁，2022年，8月28日用“M”表示“1024K”，即1M=1024K=210K=220。存儲容量及其表示

指存儲器中存儲單元的數(shù)量

例如，一個328的ROM，表示它有32個字，

字長為8位，存儲容量是328=256。

對于大容量的ROM

常用“K”表示“1024”，即1K=1024=210；例如，一個64K8的ROM，表示它有64K個字，

字長為8位，存儲容量是64K8=512K。

一般用“字?jǐn)?shù)字長(即位數(shù))”表示第十一頁，共五十七頁，2022年，8月28日

2.存取時間

存取時間是指向存儲器單元寫入數(shù)據(jù)及從存儲器單元讀出數(shù)據(jù)所需的時間，有時又稱為讀寫周期。3.功耗

功耗是存儲器的重要指標(biāo)，不僅表示存儲器芯片的功耗，還確定了計算機(jī)系統(tǒng)中的散熱問題。功耗通常是指每個存儲元消耗功率的大小，單位為微瓦/位（μW/位）或者毫瓦/位（mW/位）。

4.工作電源

5.價格

價格包含兩部分內(nèi)容，單位存儲單元價格和存儲芯片所需外圍電路的價格。

第十二頁，共五十七頁，2022年，8月28日存儲器的基本結(jié)構(gòu)

地址譯碼器存儲矩陣數(shù)據(jù)緩沖器012n-101m……控制邏輯…CSR/Wn位地址m位數(shù)據(jù)存儲芯片組成示意圖第十三頁，共五十七頁，2022年，8月28日地址譯碼器：（4.3.3)

從ROM中讀出哪個字由接收來自CPU的n位地址碼決定,經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址。。地址譯碼器的作用是：根據(jù)輸入地址碼選中相應(yīng)的字線，使該字內(nèi)容通過位線輸出。

例如，某ROM有4位地址碼，則可選擇24=16個字。

設(shè)輸入地址碼為1010，則字線W10

被選中，該

字內(nèi)容通過位線輸出。第十四頁，共五十七頁，2022年，8月28日

又稱單譯碼編址方式或單地址尋址方式D1≈D7≈地址譯碼器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………單地址譯碼方式328存儲器的結(jié)構(gòu)圖單地址譯碼方式一個n

位地址碼的ROM有2n

個字，對應(yīng)2n

根字線，選中字線Wi

就選中了該字的所有位。

328存儲矩陣排成32行8列，每一行對應(yīng)一個字，每一列對應(yīng)32個字的同一位。32個字需要5根地址輸入線。當(dāng)A4~A0

給出一個地址信號時，便可選中相應(yīng)字的所有存儲單元。例如，當(dāng)A4~A0=00000時，選中字線W0，可將(0，0)~(0，7)

這8個基本存儲單元的內(nèi)容同時讀出。

基本單元為存儲單元第十五頁，共五十七頁，2022年，8月28日A5≈A7≈行地址譯碼器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………雙地址譯碼方式256字存儲器的結(jié)構(gòu)圖A2列

地

址譯碼器A6Y1Y15Y0又稱雙譯碼編址方式或雙地址尋址方式地址碼分成行地址碼和列地址碼兩組2.雙地址譯碼方式基本單元

為字單元例如當(dāng)

A7~A0=00001111時，X15

和Y0

地址線均

為高電平，字W15被選中，其存儲內(nèi)容被讀出。若采用單地址譯碼方式，則需256根內(nèi)部地址線。

256字存儲器需要8根地址線，分為A7~A4

和A3~A0兩組。A3~A0

送入行地址譯碼器，產(chǎn)生16根行地址線(Xi)；A7~A4送入列地址譯碼器，產(chǎn)生16根列地址線(Yi)。存儲矩陣中的某個字能否被選中，由行、列地址線共同決定。第十六頁，共五十七頁，2022年，8月28日控制邏輯電路：

接收片選信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。數(shù)據(jù)緩沖器：

寄存來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。存儲體：

存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。第十七頁，共五十七頁，2022年，8月28日44存儲矩陣結(jié)構(gòu)示意圖

W3W2W1W0D3D2D1D0字線位線

字線與位線的交叉點即為存儲單元。

每個存儲單元可以存儲1位二進(jìn)制數(shù)。

交叉處的圓點“”表示存儲“1”；交叉處無圓點表示存儲“0”。

當(dāng)某字線被選中時，相應(yīng)存儲單元數(shù)據(jù)從位線D3~D0

輸出。

1

0

1

11

0

1

1

從位線輸出的每組二進(jìn)制代碼稱為一個字。一個字中含有的存儲單元數(shù)稱為字長，即字長=位數(shù)。W3存儲矩陣的結(jié)構(gòu)與工作原理

第十八頁，共五十七頁，2022年，8月28日半導(dǎo)體存儲器的分類隨機(jī)存儲器RAM

雙極型存儲器、MOS型存儲器僅讀存儲器ROM

掩膜型

ROM、可編程型

PROM、光擦除型

EPROM和電擦除型

EEPROM等

4.2半導(dǎo)體存儲器第十九頁，共五十七頁，2022年，8月28日4.2.2隨機(jī)存儲器RAM

隨機(jī)存儲器RAM又稱為讀寫存儲器，基本存儲單元按矩陣形式排列構(gòu)成存儲體。1.半導(dǎo)體存儲器的基本存儲單元

基本存儲單元電路用來存儲1位二進(jìn)制信息，是組成存儲器的基礎(chǔ)。第二十頁，共五十七頁，2022年，8月28日靜態(tài)RAM的六管基本存儲單元集成度低，但速度快，價格高，常用做Cache。T1和T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負(fù)載管。如A點為數(shù)據(jù)D，則B點為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T6行選擇線有效（高電平）時，A、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點。行選擇線CD列選擇線T7T8I/OI/O列選擇線有效（高電平）時，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。第二十一頁，共五十七頁，2022年，8月28日動態(tài)RAM的單管基本存儲單元集成度高，但速度較慢，價格低，一般用作主存。行選擇線T1B存儲電容CA列選擇線T2I/O電容上存有電荷時，表示存儲數(shù)據(jù)A為邏輯1；行選擇線有效時，數(shù)據(jù)通過T1送至B處；列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O；為防止存儲電容C放電導(dǎo)致數(shù)據(jù)丟失，必須定時進(jìn)行刷新；動態(tài)刷新時行選擇線有效，而列選擇線無效。（刷新是逐行進(jìn)行的。）刷新放大器第二十二頁，共五十七頁，2022年，8月28日2.靜態(tài)存儲器SRAM

常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）6264SRAM引腳圖6264SRAM的讀寫控制

第二十三頁，共五十七頁，2022年，8月28日6264SRAM與CPU的連接

8086CPUWRRD6264WEOE第二十四頁，共五十七頁，2022年，8月28日3.動態(tài)存儲器DRAM2164A引腳圖地址線A0~A7

8條地址線采用分時復(fù)用的方法獲得存儲單元尋址所需的16

條地址線的高8位和低8位地址線。數(shù)據(jù)線

數(shù)據(jù)存DIN和數(shù)據(jù)取DOUT第二十五頁，共五十七頁，2022年，8月28日控制線WE、CAS、RASWE為讀寫數(shù)據(jù)允許，低電平輸入時寫有效；高電平輸入時讀有效；

CAS為行地址選通，低電平輸入有效；

RAS為列地址選通，低電平輸入有效。

電源線Vcc、Vss

2164ADRAM芯片的供電電壓為5V第二十六頁，共五十七頁，2022年，8月28日2164ADRAM的讀寫時序

第二十七頁，共五十七頁，2022年，8月28日只讀存儲器ROM掩模型ROM可編程型PROM光擦除型EPROM電擦除型EEPROM1.掩模型ROM固定掩膜ROM的基本存儲單元用單管構(gòu)成，集成度較高。由生產(chǎn)芯片的廠家固化信息。在最后一道工序用掩膜工藝寫入信息，用戶只可讀。用戶不能修改其內(nèi)容。2.可編程型PROM用雙極型三極管構(gòu)成基本存儲單元。用戶可進(jìn)行一次編程。存儲單元電路由熔絲相連，當(dāng)加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入，不可再次改寫。第二十八頁，共五十七頁，2022年，8月28日3.EPROM—光擦除型由浮柵雪崩注入的FAMOS器件構(gòu)成。用戶可以多次編程。編程加寫脈沖后，某些存儲單元的PN結(jié)表面形成浮動?xùn)?，阻擋通路，實現(xiàn)信息寫入。用紫外線照射可驅(qū)散浮動?xùn)?，原有信息全部擦除，便可再次改寫。第二十九頁，共五十七頁?022年，8月28日

4.電擦除型EEPROM

既可全片擦除也可字節(jié)擦除，可在線擦除信息，又能失電保存信息，具備RAM、ROM的優(yōu)點。但寫入時間較長。第三十頁，共五十七頁，2022年，8月28日其他常用存儲器件快擦寫存儲器FLASH多端口存儲器

內(nèi)存條

第三十一頁，共五十七頁，2022年，8月28日原理上：FLASH屬于ROM型，但可隨時改寫信息功能上：FLASH相當(dāng)于RAM特點：可按字節(jié)、區(qū)塊（Sector）或頁面（Page）進(jìn)行擦除和編程操作快速頁面寫入：先將頁數(shù)據(jù)寫入頁緩存，再在內(nèi)部邏輯的控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)具有在線系統(tǒng)編程能力具有軟件和硬件保護(hù)能力內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用VCC供電

FLASH存儲器：第三十二頁，共五十七頁，2022年，8月28日28F256芯片引腳功能:A0～A16：地址輸入線，片內(nèi)有地址鎖存器，在寫入周期時，地址被鎖存DQ0～DQ7：數(shù)據(jù)輸入/輸出線：片選，低電平有效：輸出允許輸入線，低電平有效VCC：工作電源VPP：擦除/編程電源，當(dāng)其為高壓12.0V時，才能向指令寄存器中寫入數(shù)據(jù)。當(dāng)VPP<VCC＋2V時，存儲單元的內(nèi)容不變：寫允許輸入線，低電平有效第三十三頁，共五十七頁，2022年，8月28日28F256功能表:工作方式VPPA9A0DQ0～DQ7只讀方式讀LLHVPPLA9A0數(shù)據(jù)輸出備用H××VPPL××高阻輸出禁止LHHVPPL×L高阻廠碼識別LLHVPPLVIDL廠碼輸出器件識別LLHVPPLVIDH標(biāo)識輸出讀/寫方式讀LLHVPPHA9A0數(shù)據(jù)輸出備用H××VPPH××高阻輸出禁止LHHVPPH××高阻編程LHLVPPH××數(shù)據(jù)輸入VID可以是地電位，通過一個電阻直接接地，或者使≤＋V。VPPL是滿足芯片編程要求的編程電壓，11.4V≤≤12.6V。VPPH是標(biāo)識碼讀出的激活電壓，要求11.5V≤≤13.0V第三十四頁，共五十七頁，2022年，8月28日28F256命令表:命令第一周期第二周期指令操作地址數(shù)據(jù)指令操作地址數(shù)據(jù)讀存儲單元寫操作×00/FFH讀操作注②注④擦除啟動/擦除寫操作×20H寫操作×20H擦除校驗寫操作注①A0H讀操作×注⑤編程啟動/編程寫操作×40H寫操作注③注⑥編程校驗寫操作×C0H讀操作×注⑦復(fù)位寫操作×FFH寫操作×FFH①為被校驗單元的地址，②為被讀存儲單元的地址，③為被寫入存儲單元的地址，④為從指定存儲單元讀出的數(shù)據(jù)，⑤為被校驗存儲單元的數(shù)據(jù)，⑥為要寫入的數(shù)據(jù)，⑦為被編程存儲單元的數(shù)據(jù)第三十五頁，共五十七頁，2022年，8月28日多端口存儲器：

雙端口

RAM

兩個端口都具有可獨立存取的SRAM功能，多用于多機(jī)系統(tǒng)的通信緩沖器、DSP系統(tǒng)、高速磁盤控制器等。FIFO存儲器

具有輸入和輸出兩個相對獨立的端口，常用于高速通信系統(tǒng)、圖像處理系統(tǒng)、數(shù)據(jù)采集系統(tǒng)等。

MPRAM存儲器

三端口RAM、四端口RAM，稱為MPRAM。

第三十六頁，共五十七頁，2022年，8月28日內(nèi)存條：

所謂內(nèi)存條就是將多片存儲器芯片焊在一小條印制電路板上做成的部件，將內(nèi)存條按規(guī)定的接口插槽，插入計算機(jī)主板上構(gòu)成內(nèi)存儲器系統(tǒng)。

SIP（SingleIn-linePackage，單排直插式）內(nèi)存條SIMM（SingleIn-lineMemoryModules，單排直插式內(nèi)存模塊）內(nèi)存條DIMM（DoubleIn-lineMemoryModules，雙列直插式內(nèi)存模塊）內(nèi)存條

第三十七頁，共五十七頁，2022年，8月28日4.3內(nèi)存儲器系統(tǒng)設(shè)計

一、存儲器設(shè)計應(yīng)考慮的幾個問題1.存儲芯片的選用2.存儲器與CPU的連接3.地址的分配4.片選控制

第三十八頁，共五十七頁，2022年，8月28日4.3.1存儲器的擴(kuò)展存儲芯片的擴(kuò)展包括位擴(kuò)展、字?jǐn)U展和字位同時擴(kuò)展等三種情況。

1．位擴(kuò)展位擴(kuò)展是指存儲芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需對每個存儲單元的位數(shù)進(jìn)行擴(kuò)展。圖4-19給出了使用8片8K1的RAM芯片通過位擴(kuò)展構(gòu)成8K8的存儲器系統(tǒng)的連線圖。第三十九頁，共五十七頁，2022年，8月28日圖4-19用8K1位芯片組成8K8位的存儲器第四十頁，共五十七頁，2022年，8月28日由于存儲器的字?jǐn)?shù)與存儲器芯片的字?jǐn)?shù)一致，8K=213，故只需13根地址線(A12A0)對各芯片內(nèi)的存儲單元尋址，每一芯片只有一條數(shù)據(jù)線，所以需要8片這樣的芯片，將它們的數(shù)據(jù)線分別接到數(shù)據(jù)總線(D7D0)的相應(yīng)位。在此連接方法中，每一條地址線有8個負(fù)載，每一條數(shù)據(jù)線有一個負(fù)載。位擴(kuò)展法中，所有芯片都應(yīng)同時被選中，各芯片CS端可直接接地，也可并聯(lián)在一起，根據(jù)地址范圍的要求，與高位地址線譯碼產(chǎn)生的片選信號相連。對于此例，若地址線A0A12上的信號為全0，即選中了存儲器0號單元，則該單元的8位信息是由各芯片0號單元的1位信息共同構(gòu)成的?？梢钥闯?，位擴(kuò)展的連接方式是將各芯片的地址線、片選CS、讀/寫控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。第四十一頁，共五十七頁，2022年，8月28日

2．字?jǐn)U展字?jǐn)U展用于存儲芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對存儲單元數(shù)量的擴(kuò)展。圖6.18給出了用4個16K8芯片經(jīng)字?jǐn)U展構(gòu)成一個64K8存儲器系統(tǒng)的連接方法。有16?K8位芯片組成64?K8位的存儲器第四十二頁，共五十七頁，2022年，8月28日圖中4個芯片的數(shù)據(jù)端與數(shù)據(jù)總線D7D0相連；地址總線低位地址A13A0與各芯片的14位地址線連接，用于進(jìn)行片內(nèi)尋址；為了區(qū)分4個芯片的地址范圍，還需要兩根高位地址線A14、A15經(jīng)2–4譯碼器譯出4根片選信號線，分別和4個芯片的片選端相連。各芯片的地址范圍見表6.6。第四十三頁，共五十七頁，2022年，8月28日表4-5中各芯片地址空間分配表A15A14A13A12A11…A1A0說明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片號第四十四頁，共五十七頁，2022年，8月28日可以看出，字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址。也就是將低位地址線直接與各芯片地址線相連，以選擇片內(nèi)的某個單元；用高位地址線經(jīng)譯碼器產(chǎn)生若干不同片選信號，連接到各芯片的片選端，以確定各芯片在整個存儲空間中所屬的地址范圍。第四十五頁，共五十七頁，2022年，8月28日

3．字位同時擴(kuò)展在實際應(yīng)用中，往往會遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況。若使用lk位存儲器芯片構(gòu)成一個容量為MN位(M>l，N>k)的存儲器，那么這個存儲器共需要(M/l)(N/k)個存儲器芯片。連接時可將這些芯片分成(M/l)個組，每組有(N/k)個芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。圖4-5給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲器的連接方法。第四十六頁，共五十七頁，2022年，8月28日圖4-5字位同時擴(kuò)展連接圖

第四十七頁，共五十七頁，2022年，8月28日圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴(kuò)展法構(gòu)成1K8的存儲模塊，4個這樣的存儲模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲器。用A9A010根地址線對每組芯片進(jìn)行片內(nèi)尋址，同組芯片應(yīng)被同時選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用2–4譯碼器對兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號線，分別與各組芯片的片選端相連。第四十八頁，共五十七頁，2022年，8月28日4.3.3片選控制方法

常用的片選控制譯碼方法有線選法、譯碼法（部分譯碼法、全譯碼法）等。線選法部分譯碼法全譯碼法第四十九頁，共五十七頁，2022年，8月28日（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12線選結(jié)構(gòu)示意圖線選法當(dāng)存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法稱為選法。第五十頁，共五十七頁，2022年，8月28日4個片選信號必須使用4根地址線，電路結(jié)構(gòu)簡單，缺點是：系統(tǒng)必須保證A16～A13不能同時為有效低電平；同部分譯碼法一樣，因為最高段地址信號（A19～A15） 不參與譯碼，也存在地址重疊問題；A13

A16A14

A15思考：試寫出各芯片占用的地址空間。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7第五十一頁，共五十七頁，2022年，8月28日部分譯碼法

用高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…第五十二頁，共五十七頁，2022年，8月28日芯片A19~A15

A14A13A12~A0地址空間（順序方式）①000000000000000～1111111111111②01③10④11與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號（A19～A15

）