cadence教程其他網(wǎng)上spb16.2中文

第1章焊盤制 用PadDesigner制作焊 制作圓形熱風(fēng)焊 第2章建立封 新建封裝文 設(shè)置庫路 畫元件封 第3章元器件布 建立電路板 導(dǎo)入網(wǎng)絡(luò) 擺放元器 第4章PCB布 PCB層疊結(jié) 布線規(guī)則設(shè) 對象 建立差分 差分對規(guī)則設(shè) CPU與DDR內(nèi)存走線約束規(guī) 設(shè)置物理線寬和過 設(shè)置間距約束規(guī) 設(shè)置相同網(wǎng)絡(luò)間距規(guī) 布 手工拉 應(yīng)用區(qū)域規(guī) 扇出布 差分布 等長繞 分割平 第5章輸出底片文 生成鉆孔文 輸出底片文 i第1章焊盤制作如圖1.1所示。1.1PadDesignerCircleDrill：圓形鉆孔；OvalSlot：橢圓形孔； X，SlotsizeYX，YLayers，進(jìn)入如圖1.2所示界面1.2PadDesignerLayersBEGINLAYER層的RegularPad；PASTEMASK_TOPRegularPad。如圖1.3所示。1.3BEGINLAYER層的RegularPad，ThermalRelief，AntiPad；ENDLAYER層的RegularPad，ThermalRelief，AntiPad；SOLDEMASK_TOP層的RegularPad；如圖1.4所示。BEGINLAYER、DEFAULTINTERNAL、ENDLAYERThermalRelief可以Circle、Square、Oblong、Rectangle、Octagon五種，在PCB中這幾種連接方式為簡單的‘+’形或者‘X’形。也可以選用自己畫的熱風(fēng)焊盤連接1.4ThermalRelief：熱風(fēng)焊盤，也叫花焊盤，在負(fù)片中有效。用于在負(fù)片中焊盤與敷銅的接連AntiPad：焊盤，也是在負(fù)片中有效，用于在負(fù)片中焊盤與敷銅的。ThermalReliefRegularPad20milRegularPad40mil，根據(jù)需RegularPad：根據(jù)器件的提供的焊盤大小或者自測得的器件引腳尺寸來定ThermalReliefRegularPad20mil。AntiPad：與ThermalRelief設(shè)置一樣。 >=RegularPad>=DRILL_SIZE+16MIL（0.4mm）(DRILL_SIZE<50)RegularPad>=DRILL_SIZE+30MIL（0.76mm）(DRILL_SIZE>=50)RegularPad>=DRILL_SIZE+40MIL（1mm）(鉆孔為矩形或橢圓形時)ThermalPadTRaXbXc-dTRaXbXc-dFlash的名稱（后面有介紹）AntiPad=DRILL_SIZE+30MIL（0.76mm）SOLDERMASK=Regular_Pad+FlashName:TRaXbXc-InnerDiameter:DrillSize+OuterDiameter:DrillSize+WedOpen:12DRILL_SIZE10MIL以下15DRILL_SIZE20DRILL_SIZE30DRILL_SIZE71~17040DRILL_SIZE171MIL以上1.5AntiPadRegularPad，否則在有敷銅的allegro的文件管理有點(diǎn)混，每個焊盤會使用一個文件保存，所以在1.6圖1.7NewDrawingType列表框選擇Flashsymbol，點(diǎn)擊OK。圖1.8DesignParameterEditorUserUnitsMils，AccuracyWidth200，Height200，設(shè)置畫圖區(qū)域的大小，可以根據(jù)做的焊盤適當(dāng)LeftX那里輸入-100，LowerY那里輸入-100，設(shè)置畫圖區(qū)域的左下角坐然后點(diǎn)擊OK退出。圖1.9熱風(fēng)焊盤參數(shù)設(shè)置Innerdiameter40，Outerdiameter50，Spokewidth15Numberofspokes選擇開擊OK后就會自動生成一個花焊盤形狀，如圖1.10所示。1.10到的地方(1.10綠線圍起的區(qū)域)PCB來后是被腐蝕掉的，黑色(底色)的才是第2章建立封裝圖2.1所示。2.1輸入文件名，如圖2.2所示2.22.3彈出UserPreferencesEditor框，如圖2.4所示圖 UserPreferencesEditors點(diǎn)擊Paths前面的‘+’號展開來，再點(diǎn)擊Library，現(xiàn)在只需要設(shè)置兩個地方就可以了，padpath(焊盤路徑)psmpath(封裝路徑)padpathValuepadpathItems框，如圖2.5所示。圖2.5padpath點(diǎn)擊圖標(biāo)按鈕，在padpathItems框的列表框中新增了一個空項(xiàng)，點(diǎn)擊右邊的按個路徑，重復(fù)上述過程就即可。還可以點(diǎn)擊padpathItems框右上角的下個上移下移箭allegro會優(yōu)先選用最上面的路徑中的焊盤和封裝。封裝路徑的設(shè)置過程和焊盤路Design，如圖2.6所示OK關(guān)閉DesignParameterEditor框。圖2.6DesignParameterEditor2.7圖2.7DefineGrid處 圖標(biāo)按鈕2.82.9PinOptions選擇事先制作好的焊盤，點(diǎn)擊Padstack右邊的按鈕，彈出Selecta 框2.10Database，Library兩個復(fù)選框勾上。左邊的列表框中會把庫路徑中的所圖2.10焊盤選擇有序的元件封裝的時候非常方便，根據(jù)元件上提供的尺寸參數(shù)，將Options窗口中的其它參數(shù)填入為圖2.11所示的數(shù)值。2.11X，YQty，Spacign，Order910行焊盤，即(9X10=90個)X0.8mm，Y0.8mm，X軸的生長方向?yàn)橄蛴疑L，YCommandx-3.23.6(-3.2，3.6是最左上角那個焊盤的坐標(biāo)，需要事先計算好)回車。如圖2.12所示。2.122.13還需要將中間多余的三列刪除，點(diǎn)擊的圖標(biāo)按鈕，或者點(diǎn)擊Edit->Delete。2.14Off按鈕，再將Text復(fù)選框勾上，如圖2.15所示。2.15Text的編輯框內(nèi)修改為我們需要的編號。如圖2.16所示。2.162.172.17修改好就添加絲印和其它層。點(diǎn)擊工具欄的圖標(biāo)，或者選2.18在命令狀態(tài)欄中輸入：x45回車，再輸入：x45Done 添加元件實(shí)休寬度層。點(diǎn)擊的圖標(biāo)，或者選擇Shape->Rectangular。Options2.19所示。在命令狀態(tài)欄中輸入：x45回車，再輸入：2.19 添加絲印層點(diǎn)擊左邊的圖標(biāo)或者選擇菜單項(xiàng)Add->LineOptions2.20所示。Linewidth(線寬)0.1mm，根據(jù)需要調(diào)整。在命令狀態(tài)欄中輸入：x45回車；輸入：x45回車；輸入：x45回車；輸入：x45回車這；輸入：x45Done2.20 Add->Line。Options窗口設(shè)置與圖2.20一樣。點(diǎn)擊鼠標(biāo)在左上角畫一個角形作為貼片方向標(biāo)志。畫好后如圖2.21所示。2.21PCB人員參考。點(diǎn)擊左邊圖標(biāo)，或者選擇菜單Add->Text，或者直接用菜Layout->Labels->RefDes。Options2.22Textblock選回車，右鍵選擇2.22 回車，右鍵選擇Done。2.23 圖標(biāo)，或者選擇菜單Add->Text，或者直接執(zhí)行菜單Layout->Labels->Device。Options窗口如圖2.24所示。在元件旁邊單擊2.24窗口如圖2.25所示。在元件旁邊單擊鼠標(biāo)左鍵，然后在命令狀態(tài)欄中輸入：dev(大小寫無所謂)回車，右鍵選擇Done。2.25的封裝庫文件夾路徑加入allegro中。畫好的元件封裝如圖2.26所示。2.26第3圖3.1所示。圖3.1新建設(shè)計獨(dú)保存在一個文件夾里，如圖3.2所示3.2單擊打開關(guān)閉文件框?；氐絅ewDrawing框，單擊OK退出。如果想使用3.3打開程序->CadenceSPB16.2->PCBEditor3.1test.brd。選擇菜單File->Import->Logic，如圖3.4所示。3.4彈出ImportLogic框。如圖3.5所示。在Importlogictype組合框內(nèi)選擇網(wǎng)絡(luò)表輸OrcadCaptureDesignentryCIS(Capture)cechangedcomponent組合框用來選擇導(dǎo)入新的網(wǎng)絡(luò)表后是否更新PCB中的元件封裝。Ifsamesymbol AllowetchremovalduringECOallegro將網(wǎng)絡(luò)關(guān)系改變了的 Createuser-definedproperties：根據(jù)網(wǎng)絡(luò)表中用戶定義的屬性在電路板內(nèi)建立相CreatePCBXMLfrominputdata：生成XML圖3.5ImportLogic圖3.6文件選擇存放網(wǎng)絡(luò)表的(共三個文件)點(diǎn)擊OK關(guān)閉框。也可直接在Importdirectory所有的Offset都不需要設(shè)置。點(diǎn)擊OK關(guān)閉框。3.7設(shè)置PCB點(diǎn)擊左 的圖標(biāo)，或者選擇菜單項(xiàng)Add->Line。Options窗口設(shè)置如圖3.8出來，并按照元件類型和編號順序擺放。點(diǎn)擊ce->Quickce菜單，彈出Quickce對話框，如圖3.9所示。圖3.9QuickcecementcebypartnumbercebynetnamecebyrefdescementBoard cement框，如圖圖3.10cementSelection如“U*”選擇一組IC；#cebyrefdes照Room屬性來擺放，將不同功能的元件放在一塊，布局的時候好拾取。圖，選擇菜單Options->Perferences，如圖3.11所示。3.11OrCADCapture圖3.12Preferencesallegro中，把鼠標(biāo)移到作圖區(qū)域內(nèi)，就會發(fā)現(xiàn)該元件跟隨PCB布局是一個很重要很細(xì)心的工作，直接影響到電路信號的質(zhì)量。布局也是一個反復(fù)調(diào)整的過程。一般高速PCB布局可以考慮以下幾點(diǎn)：在布局的過程中，如果某一元件的位置暫時固定了，可以將其鎖住，防止不移動以提高效率。Allegro提供了這個功能。點(diǎn)擊的圖標(biāo)按鈕，然后點(diǎn)擊一下元件，右鍵選擇Done，然后該元件就再也無法選中了，如果要對已經(jīng)鎖定的元件，可以點(diǎn)擊工選擇UnfixAll選項(xiàng)來所有的元件。單Mirror這時候該元件就被放置到相反的那一層。第4章PCB元件面、焊接面為完整的地平面（ 打開程序->CadenceSPB16.2->PCBEditor3PCB文件。點(diǎn)擊的圖標(biāo)按鈕，或者選擇Setup->Cross-section菜單，如圖4.1所示。4.1彈出LayoutCrossSection框，如圖4.2所示圖4.2LayoutCrossSection彈出一個菜單，如圖4.3所示。4.3AddLayerAboveAddLayerBelow在該層下方增加一層，還可以選擇RemoveLayer刪除該層。在走線層之間還需要有一層層。最后設(shè)置好的八層板的層疊結(jié)構(gòu)如圖4.4所示，采用的是方案2的層疊結(jié)構(gòu)。4.4SubclassName一列是該層的名稱，可以按照自己的需要來填寫。Type列選擇該層的類電阻率。DielectricConstantThickness列的參數(shù)一起都是計算阻抗的必要參數(shù)。LossTangent列設(shè)置介電層的正切損耗。NegtiveArtwork，以負(fù)片形式輸出底片，表示輸出負(fù) 表示輸出正片在這個板中，POWER1與，采用負(fù)片形式。設(shè)置好后點(diǎn)擊OK關(guān)閉框選擇菜單Setup->Constraints->ConstraintManager或者直接點(diǎn)擊上的圖標(biāo)按鈕打開約束管理器，如圖4.5所示。4.54.64.6系統(tǒng)(system)->設(shè)計(Designe)->總線(bus)->網(wǎng)絡(luò)類(netclass)->總線(bus)->差分對(differentialpair)->擴(kuò)展網(wǎng)絡(luò)/網(wǎng)絡(luò)(Xnet)->相對或匹配群組(Matchgroup)->管腳對(Pin4.7net1、net2和net34.7是，并允許一定的偏差。如果定義了相對值，那么組內(nèi)的所有成員將相對于明確的目要匹配，如果此值不為0，群組就是一個相對匹配的群組。HOSTObjects->Create->DifferentialPair，如圖4.8所示。4.8彈出CreateDifferentialPair話，如圖4.9所示圖4.9CreateDifferentialPair信號網(wǎng)絡(luò)分別是XM1SCLK、XM1SCLKN在列表框中雙擊這兩個網(wǎng)絡(luò)或者單擊選中后點(diǎn)建立，這里就不重復(fù)了。最后點(diǎn)擊左邊Eelctrical工作表下的Net->Routing，在右邊的工作表中就可以看到設(shè)置好的三個差分對。如圖4.10所示。4.10單Objects->Create->EelctricalCSet，如圖4.11所示。4.11彈出CreateElectricalCSet框，如圖4.12所示。在ElectricalCSet編輯框中輸入該約束規(guī)則的名稱：DIFF_FAIR，點(diǎn)擊OK關(guān)閉框。圖4.12CreateElectricalCSet4.13增加的DIFF_PAIR最后設(shè)置的差分線規(guī)則約束參數(shù)如圖4.14所示。4.14間允許，可采用3W原則。分別設(shè)置了Primary模式和Neck模式下的線寬和線間距為(5mil,5mil)，(3.15mil,3.15mil)。Neck模式主要用于從CPU扇出時候的線寬線間距。ReferencedElectriclCSetDIFF_PAIR，如圖4.15所示。4.15抗控制在100Ω，長度比地址線長。DDR數(shù)據(jù)線，CPU3216DDR內(nèi)存與之連3W60100milDDRTY形拓?fù)浣Y(jié)的規(guī)則設(shè)置。點(diǎn)擊左邊工作表選擇區(qū)中的Eelctrical工作表下的EelctricalConstraint4.16DDR參數(shù)不需要設(shè)置。然后點(diǎn)擊左邊工作表選擇區(qū)中的Eelctrical工作表下的EelctricalConstraintSet->Routing->RelativePropagation工作表，鼠標(biāo)放在右邊剛才建立的兩個規(guī)則_4.17DDR圖4.18CreateElectricalCSetMatchGroupPinPairsLongestPinPair，Scope列選擇Class，Delta:Tolerance列后如圖4.19所示。注意，只有在RelativePropagation工作表下才能建立這個規(guī)則。4.19DDRDDR_ADDR的NetClass。點(diǎn)擊左邊工作表選擇區(qū)中的Eelctrical工作表下的4.20DDR_DATANet圖4.21CreateNetClass建立DDR_ADDR的過程也一樣，同時選中網(wǎng)絡(luò)XM1ADDR0-XM1ADDR15，NClsReferencedElectricalCSetDDR_DQ，DDR_ADDR。這時候，約束管理器自動建立了兩個MachGroup(MATCH_LENTH_DDR_ADDR，MATCH_LENTH_DDR_DATA)，如圖4.22所示。4.22由于CPU的地址線和其它的一些控制信號被兩片DDR內(nèi)存共用，所以還需要建XM1ADDR0Create->PinPair4.234.23Pin彈出CreatePinPairsofXM1ADDR0框，如圖4.24所示。在左右兩個編輯框中分別列出了該網(wǎng)絡(luò)上的所有元件的引腳(Pin)XM1ADDRxPin。U17,J8(In)ApplyU15,H24U17,J8兩個管腳的PinPair。點(diǎn)擊OK后關(guān)閉框。在工作表區(qū)可以看到，在XM1ADDR0網(wǎng)絡(luò)下多了兩個PPr(PinPair)U15,H24:U16,J8，U15,H24:U17,J8。如圖4.25所示。用同樣的方法為DDR_ADDRNetClass的每一個網(wǎng)絡(luò)建立兩個管腳對。然后將剛才建立的所有管腳對選中，點(diǎn)擊右鍵，彈出的菜單項(xiàng)中選擇Create->MatchGroup。如圖4.26所示。圖4.24CreatePinPairs4.25XM1ADDR0Pin4.26框。如圖4.27所示。圖4.27CreateMatchGroup4.28MATCH_PPR_ADDRSet->AllLayer工作表。在右邊的工作表中可以看到已經(jīng)有一個默認(rèn)的規(guī)則了(名稱為DEFAULT)allegro自動生成的，所有的網(wǎng)絡(luò)的線寬如果沒后的DEFAULT規(guī)則如圖4.29所示。4.29DEFAULTMinLineWidth，NeckMinWidth，DifferentialPair下Vias的編輯框，如圖4.30所示。4.30彈出EditViaList框，如圖4.31所示圖4.31EditViaListShowviasfromthelibrary復(fù)選框勾上，在左邊的Selectaviafromthelibraryorthe效率。選擇好以后，點(diǎn)擊OK關(guān)閉框?？梢钥吹皆诠ぷ鞅碇蠽ias列的編輯框內(nèi)就出現(xiàn)4.324.33彈出CreatePhysicalCSet框，在PhysicalCSet編輯框內(nèi)輸入規(guī)則名圖4.34CreatePhysicalCSet的，如圖4.35所示。4.353.15MIL_WIDTHS3C6410BGA封裝扇出時候的線寬(3.15mil)，10MIL_WIDTH可用于需要加粗的網(wǎng)絡(luò)，比如電源網(wǎng)絡(luò)，我們將這個規(guī)則應(yīng)用到一些電源網(wǎng)絡(luò)上。如果有需要還可以增加的線寬約束。下面要修改3.15MIL_WIDTH和10MIL_WIDTH兩個約束規(guī)則的參數(shù)，將3.15MIL_WIDTH3.15，10MIL_WIDTH10VIA已經(jīng)4.36Layer工作表，在右邊的工作表中區(qū)列出了設(shè)計中的所有Net，可以看到所有網(wǎng)絡(luò)的建立一個NetClass將所有的電源網(wǎng)絡(luò)都包括在這個NetClass中。選擇菜單4.37Net4.38POWERNet出一個菜單項(xiàng)，選擇Membership->NetClass，如圖4.39所示。4.39NetClass彈出NetClassMembershipforPOWER框，如圖4.40所示。在左上角的下拉框中后，點(diǎn)擊OK關(guān)閉框。在右邊的工作表區(qū)中，可以看到，剛才選擇的網(wǎng)絡(luò)都加入到了擇剛才建立好的10MIL_WIDTH約束規(guī)則。最后如圖4.41所示。圖4.40NetClassMembershipforPOWER4.4110MIL_WIDTH規(guī)則應(yīng)用到POWER片(S3C6410)PhysicalRegion->AllLayer。然后選擇菜單Objects->Create->Region，如圖4.42所示。4.42圖4.43CreateRegion框?qū)?.15MIL_WIDTH規(guī)則應(yīng)用到BGA_RGN規(guī)則上。如圖4.44所示。4.44BGA_RGNCPU與內(nèi)存之間的信號線、地址控制信號首先修改由allegro自動生成的默認(rèn)間距規(guī)則DEFAULT。點(diǎn)擊左邊工作表選擇區(qū)的電子表格列出來，分別是：Line、Pins、Vias、Shape、BondFinger、Hole、BBviaGap。如圖4.45所示。4.45DEFAULTLine、Pins、Vias、BondFinger、Hole、BBviaGap頁面下的4milShape10mil。Shape頁面參數(shù)是設(shè)置鋪銅與其它對象的間距，因此要大一些。如圖4.46所示。4.46DEFAULT4.473.15MIL_SPACE面下的所有參數(shù)設(shè)為3.15milShape頁面下的參數(shù)則設(shè)為10mil。如圖4.48所示。4.483.15MIL_SPACESpacingBGA_RGN規(guī)則下的如圖4.49所示。4.493.15MIL_SPACEXM1DQM0、XM1DQM1、XM1DQS0、XM1DQS1同時選中(按住鼠標(biāo)左鍵拖動鼠標(biāo)連續(xù)選如圖4.50所示。4.50彈出CreateBus框，輸入名稱DDR_DQL點(diǎn)擊OK關(guān)閉框。如圖4.51所示。用同樣的方法現(xiàn)建立一個名稱為DDR_DQH(成員為XM1DATA16-XM1DATA31、XM1DQM2、XM1DQM3、XM1DQS2、XM1DQS3，DDR_ADR(成員為XM1ADDR0-XM1ADDR15)BUS。圖4.51CreateBus4.524.52DDR_DQ，DDR_CTR兩組Net新建一個間距規(guī)則DDR_SPACE參數(shù)都設(shè)為4mil，過程參考上面的描述。雖然如圖4.53所示。4.53DDR_SPACE具體為：最小間距能力*(壓合次數(shù)+1)PCB廠家交流后確定4.54

4.54首先點(diǎn)擊左上角的圖標(biāo)按鈕，將模式切換到Etchedit模式。然后點(diǎn)擊左邊的Find按鈕，在彈出的面板中，點(diǎn)擊AllOn按鈕，將該模式下的所有對象選中。如圖4.55所4.55Find選擇Route->Connect菜單如圖4.56所示，或者直接點(diǎn)擊 4.56AddConnect4.57布線的Options絡(luò)名稱，否則顯示的是NullNet；Arc(弧線)兩種；走線拐角有Off(無拐角)、45(45°拐角)、90(90°拐角)；LineLockOff時此項(xiàng)就不會顯示；最小幅度的去推擠Via；Full為完全地去推擠Via；AddVia添加過孔，如圖4.58所示。畫好線后右鍵選擇Done完成拉線。圖 鼠標(biāo)右鍵添加過來關(guān)閉預(yù)拉線的顯示，選擇All關(guān)閉全部。如所示。如果需要重新顯示預(yù)拉線，執(zhí)行菜單Disy->ShowRats就行了。4.59選擇菜單Disy->Color/Visibility。或者直接點(diǎn)擊 圖標(biāo)按鈕。彈出ColorDialog4.60圖 關(guān)閉Pin點(diǎn)擊OK關(guān)閉框。這時候所用管腳上的編號都不見了。4.61ActiveClassandSubclassConstraintRegion，第二AllAssigntoRegion下拉框中選擇已經(jīng)在約束管理器中設(shè)置好的區(qū)域規(guī)則BGA_RGN。圖 區(qū)域規(guī)圖 在封裝周圍畫一個矩Route->FanoutbypickRoute->CreateFanout命令。Fanoutby4.63圖 Fanout圖 CreateFanout彈出CreateFanout框，如圖4.65所示CurveRadius就自動的按照設(shè)置的參數(shù)扇出。點(diǎn)擊鼠標(biāo)右鍵選擇Done完成。扇出的效果如所示。圖 扇出布線效Neck模式下，這時候差分線的線寬和間距都變成Neck的線線寬和間距。圖4.67所示。圖 差分布線Neck模式與正常模化，可以在走線命令或者修改命令下單擊鼠標(biāo)右鍵，在彈出的菜單項(xiàng)中選擇SingleTraceModeSingleTraceMode菜單前面會有一個“√“，再次點(diǎn)擊該菜單后又切換回正常的差分線模式，如圖4.68所示。圖 SingleTrace如圖4.69所示。，或者直接單擊左 的圖標(biāo)按鈕圖 繞線命ActiveetchsubclassGapinuseGap選擇繞線的間距。有兩種1x 1倍線寬；3xspace3倍線寬；45（45；FullArc（半圓拐角4.70圖 繞蛇形彈出的ColorDialog框選擇Nets，然后將需要進(jìn)行分割的網(wǎng)絡(luò)使用不同的顏色。如4.71圖 使用不同顏分網(wǎng)選擇菜單項(xiàng)Add->Line，或者直接點(diǎn)擊左邊 圖標(biāo)。在Option面板設(shè)置如ActiveClassandSubclassAntiLinewidth15，Linewidth就是兩個分割區(qū)域間的間距。圖 分割平圖 添加分割 ne->Create，如圖4.74所示圖 創(chuàng)建分割區(qū)網(wǎng)彈出CreateSplit ne框，在Selectlayerforsplitnecreation中選擇需要分割的層，Shapetypedesired選擇Dynamic即選擇動態(tài)銅。圖 ne點(diǎn)擊Create后彈出Selectanet框，如圖4.76所示。，這時候發(fā)現(xiàn)在PCB中，有圖 Selectanet第5圖 設(shè)置彈出Artworkcontrolform框，但跟隨著彈出一個警告框，如圖5.2所示。這ArtworkShapehapeArtworkformatDeviceType一致就可以了。先不理會，點(diǎn)擊確定關(guān)閉圖 Artwork警告圖 Artwork警告ArtworkControlForm框如圖5.4所示。在GeneralParameters頁面，只需要注意兩DevicetypeGerberFormat：Integerces輸入：3；Decimalces輸入：5。圖 ArtworkControlForm置一個非0值，比如10mil，如果是0會有意想不到的錯誤；Shapeboundingbox：板子Outline外擴(kuò)的線，只針對負(fù)片有效；使用默認(rèn)100mil。Suppressunconnectedpads：是否去掉示連接的Pad，只有當(dāng)層面為 D-code時，系統(tǒng)可以采用較小寬度的LineD-code填滿此Padstack；Flash。圖 ArtworkControlForm接下來需要在AvalilableFilm欄內(nèi)增們需要的底片資料。一般情況下需要的底片為：PCB板每個層+兩個絲印層(TopSilk,BottomSilk)+兩個阻焊層(Topsoldermask,