2023吉首大學(xué)EDA試題

本文格式為Word版，下載可任意編輯——2023吉首大學(xué)EDA試題吉首大學(xué)試題庫課程測試試題（A卷）

以下為教師填寫

I、院（系）名稱：信息科學(xué)與工程II、課程名稱：EDA技術(shù)及應(yīng)用

III、測試學(xué)期：2023－2023學(xué)年度第1學(xué)期IV、測試對象：2023電子1班V、考試時間：120分鐘VI、試卷頁數(shù)（A4）：6頁VII、考試方式：閉卷（開卷或閉卷）

1

一單項選擇題（每題1’共25’）

1.大規(guī)模可編程器件主要有FPGA、CPLD兩類，以下對FPGA結(jié)構(gòu)與工作原理的描述中，正確的是____。A:FPGA是基于乘積項結(jié)構(gòu)的可編程規(guī)律器件；B:FPGA是全稱為繁雜可編程規(guī)律器件；

C:基于SRAM的FPGA器件，在每次上電后必需進行一次配置；D:在Altera公司生產(chǎn)的器件中，MAX7000系列屬FPGA結(jié)

2.基于VHDL設(shè)計的仿真包括有①門級時序仿真、②行為仿真、③功能仿真和④前端功能仿真這四種，依照自頂向下的設(shè)計流程，其先后順序應(yīng)當(dāng)是：_________A:①②③④B:②①④③C:④③②①D:②④③①

3.IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位，IP是指_________。A:知識產(chǎn)權(quán)；B:互聯(lián)網(wǎng)協(xié)議；C:網(wǎng)絡(luò)地址；D:都不是；

4.下面對利用原理圖輸入設(shè)計方法進行數(shù)字電路系統(tǒng)設(shè)計，哪一種說法是正確的：__________A:原理圖輸入設(shè)計方法直觀便捷，很適合完成較大規(guī)模的電路系統(tǒng)設(shè)計B:原理圖輸入設(shè)計方法一般是一種自底向上的設(shè)計方法C:原理圖輸入設(shè)計方法無法對電路進行功能描述D:原理圖輸入設(shè)計方法不適合進行層次化設(shè)計

5.在VHDL語言中，以下對進程（PROCESS）語句的語句結(jié)構(gòu)及語法規(guī)則的描述中，不正確的是：_______A:PROCESS為一無限循環(huán)語句

B:敏感信號發(fā)生更新時啟動進程，執(zhí)行完成后，等待下一次進程啟動C:當(dāng)前進程中聲明的變量不可用于其他進程

D:進程由說明語句部分、并行語句部分和敏感信號參數(shù)表三部分組成

6.對于信號和變量的說法，哪一個是不正確的：_________A:信號用于作為進程中局部數(shù)據(jù)存儲單元B:變量的賦值是馬上完成的

C:信號在整個結(jié)構(gòu)體內(nèi)的任何地方都能適用D:變量和信號的賦值符號不一樣

7.關(guān)于VHDL中的數(shù)字，請找出以下數(shù)字中最大的一個：_________。A:2#1111_1110#B:8#276#C:10#170#D:16#E#E1

2

8.關(guān)于VHDL程序描述層次以下哪個是錯誤的。A、行為級描述數(shù)字系統(tǒng)的行為，主要用于仿真和系統(tǒng)工作原理研究B、數(shù)據(jù)流描述也稱寄放器傳輸級描述。C、結(jié)構(gòu)描述表示元器件之間的連接。D、行為級最適合表示器件間的互聯(lián)。

9在一個VHDL設(shè)計中idata是一個信號，數(shù)據(jù)類型為integer，數(shù)據(jù)范圍0to127，下面哪個賦值語句是正確的________。)A:idata:=32;

B:idataCOMB_OUTPUTSCOMB_OUTPUTSCOMB_OUTPUTS；;ENDCASE；

ENDPROCESSCOM；

ENDARCHITECTUREART；

四簡答題：

1簡述對于目標(biāo)器件為FPGA/CPLD的VHDL設(shè)計，其工程設(shè)計包括幾個主要步驟？每步的作用是什么？每步結(jié)果是什么？（10?）2

在FPGA和CPLD的應(yīng)用開發(fā)中應(yīng)考慮哪些因素？（10?）

1用VHDL語言設(shè)計一具有允許控制和異步清零功能的