內(nèi)存組織、原理與接口

第七章內(nèi)存組成、原理與接口1.微機(jī)存儲(chǔ)系統(tǒng)概述2.半導(dǎo)體結(jié)構(gòu)與原理3.典型半導(dǎo)體存儲(chǔ)器芯片4.內(nèi)存組成及其與系統(tǒng)總線的連接5.PC系列微機(jī)的內(nèi)存組織1醫(yī)學(xué)PPT7.1微機(jī)存儲(chǔ)系統(tǒng)概述除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）22醫(yī)學(xué)PPT7.1.1存儲(chǔ)器的分類按用途分類內(nèi)部存儲(chǔ)器（內(nèi)存、主存）外部存儲(chǔ)器（外存、輔存）按存儲(chǔ)介質(zhì)分類半導(dǎo)體集成電路存儲(chǔ)器磁存儲(chǔ)器光存儲(chǔ)器33醫(yī)學(xué)PPT7.1.2半導(dǎo)體存儲(chǔ)器的分類與特點(diǎn)按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失44醫(yī)學(xué)PPT7.1.2半導(dǎo)體存儲(chǔ)器的分類與特點(diǎn)半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）55醫(yī)學(xué)PPT讀寫存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失66醫(yī)學(xué)PPT只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除返回本章目錄77醫(yī)學(xué)PPT7.1.3存儲(chǔ)器的主要性能參數(shù)存儲(chǔ)容量對(duì)于M位地址總線、N位數(shù)據(jù)總線的半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量則為2M×N位存取速度存取時(shí)間(AccessTime)TA：?jiǎn)?dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間存儲(chǔ)周期(MemoryCycle)TMC：為連續(xù)進(jìn)行兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔可靠性MTBF(MeanTimeBetweenFailures)，即平均故障間隔時(shí)間來(lái)衡量，MTBF越長(zhǎng)，可靠性越高性能／價(jià)格比返回本章目錄88醫(yī)學(xué)PPT①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

片選和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作7.2半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)與原理返回主目錄99醫(yī)學(xué)PPT7.2.1半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)返回本章目錄地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS1010醫(yī)學(xué)PPT①存儲(chǔ)體返回本章目錄每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)一個(gè)存儲(chǔ)單元提供并行操作的位單元數(shù)稱為存儲(chǔ)器的字長(zhǎng)

存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N

＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

1111醫(yī)學(xué)PPT(2)片選和讀寫控制邏輯返回本章目錄片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫控制線1212醫(yī)學(xué)PPT7.2.2靜態(tài)RAM返回本章目錄SRAM的基本存儲(chǔ)單元是6管靜態(tài)MOS電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址1313醫(yī)學(xué)PPT7.2.2動(dòng)態(tài)RAM返回本章目錄DRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址1414醫(yī)學(xué)PPT7.2.3隨機(jī)存取存儲(chǔ)器返回本章目錄靜態(tài)RAMSRAM2114SRAM6264動(dòng)態(tài)RAMDRAM4116DRAM21641515醫(yī)學(xué)PPT只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A1616醫(yī)學(xué)PPT7.3.16管SRAM存儲(chǔ)單元返回本章目錄字或行選線 ABT5T6T1T2T3T4D*D寫“1”，A點(diǎn)為高電平，B點(diǎn)為低電平，使T4截止，T3導(dǎo)通。當(dāng)行選信號(hào)消失后，T3和T4的互鎖將保持寫入的狀態(tài)不變，并由電源提供其工作電流，只要不斷電，該狀態(tài)就將一直保持下去。如果要寫“0”，則有關(guān)狀態(tài)相反當(dāng)選中該單元讀信息時(shí)，若A點(diǎn)為高電平，B點(diǎn)為低電平，則讀出“1”，否則讀出“0”

1717醫(yī)學(xué)PPT7.3.2SRAM芯片2114返回本章目錄存儲(chǔ)容量為1K×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能1818醫(yī)學(xué)PPT7.3.2SRAM2114的讀周期返回本章目錄TA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間1919醫(yī)學(xué)PPT7.3.2SRAM2114的寫周期返回本章目錄TW寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號(hào)有效時(shí)間TWC寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間2020醫(yī)學(xué)PPT7.3.4EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫入信息02121醫(yī)學(xué)PPTEPROM芯片2716返回本章目錄存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss2222醫(yī)學(xué)PPT7.3.4EPROM芯片2764返回本章目錄存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716152323醫(yī)學(xué)PPT7.3.5EEPROM返回主目錄用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線2424醫(yī)學(xué)PPTEEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112131428272625242322212019181716152525醫(yī)學(xué)PPT7.4內(nèi)存的組成及其與系統(tǒng)總線連接7.4.1(1)內(nèi)存組成與接口設(shè)計(jì)的基本工作

(2)內(nèi)存借口設(shè)計(jì)應(yīng)從準(zhǔn)備開(kāi)始,作好地址,數(shù)據(jù),控制三總線的連接.2626醫(yī)學(xué)PPT7.4.2用譯碼器實(shí)現(xiàn)芯片選擇若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”2727醫(yī)學(xué)PPT7.4.2.用譯碼器實(shí)現(xiàn)芯片選擇芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”2828醫(yī)學(xué)PPT7.4.3實(shí)現(xiàn)芯片選擇的三種方法[1]全譯碼法:所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多2929醫(yī)學(xué)PPT全譯碼1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A133030醫(yī)學(xué)PPT7.4.3實(shí)現(xiàn)芯片選擇的三種方法[2]部分譯碼:只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)3131醫(yī)學(xué)PPT部分譯碼A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH3232醫(yī)學(xué)PPT線選譯碼[3]線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用3333醫(yī)學(xué)PPT線選譯碼示例A19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH3434醫(yī)學(xué)PPT7.4.4DRAM連接[1]行地址和列地址的傳送[2]RAS和CAS信號(hào)的產(chǎn)生[3]刷新控制3535醫(yī)學(xué)PPT7.5PC系列微機(jī)的內(nèi)存組織當(dāng)CPU的數(shù)據(jù)寬度大于8位時(shí)，要求內(nèi)存系統(tǒng)能夠?qū)崿F(xiàn)單字節(jié)和多字節(jié)的操作，因此，在PC系列微機(jī)中使用分體結(jié)構(gòu)來(lái)組織內(nèi)存系統(tǒng)3636醫(yī)學(xué)PPT7.5.18086微機(jī)的內(nèi)存分體8086CPU的16位微機(jī)系統(tǒng)，要求實(shí)現(xiàn)對(duì)內(nèi)存的一次訪存操作既可以處理一個(gè)16位字，也可以只處理一個(gè)字節(jié)8086系統(tǒng)中1M字節(jié)的內(nèi)存地址空間實(shí)際上分成兩個(gè)512K字節(jié)的存儲(chǔ)體——“偶地址存儲(chǔ)體”和“奇地址存儲(chǔ)體”偶地址存儲(chǔ)體連接8086的低8位數(shù)據(jù)總