《數(shù)字電路與數(shù)字邏輯》練習(xí)題

《數(shù)字電路與數(shù)字邏輯》練習(xí)題一一、填空將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（1001011）B=（）D（11．011）B=（）D將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+122）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼把下列4個(gè)不同數(shù)制的數(shù)(376.125)D、(110000)B、(17A)H、(67)O（按從大到小的次序排列（）>（）>()>()。將下列各式變換成最簡與或式的形式（）（）（）將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（101000）B=（）D（11．0101）B=（）D將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)（0．8125）=（）B=（）O=（）H（254．25）=（）B=（）O=（）H將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+125）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼（—42）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼7．邏輯函數(shù)的對(duì)偶函數(shù)是__________________________；其反函數(shù)是_________________________。8．當(dāng)時(shí)，同一邏輯函數(shù)的最小項(xiàng)_________；兩個(gè)最大項(xiàng)___________。9．（43.5）10=（_________）2=（_________）16。10．n個(gè)輸入端的二進(jìn)制譯碼器，共有_________個(gè)輸出端，對(duì)于每一組輸入代碼，將有_________個(gè)輸出端具有有效電平。11.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（1010001）B=（）D（11．101）B=（）D12.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+254.25）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼13.把下列4個(gè)不同數(shù)制的數(shù)(76.125)D、(27A)H、(10110)B、(67)O按從大到小的次序排列（）>（）>()>()。14.對(duì)于D觸發(fā)器，欲使Qn+1=Qn，輸入D=（），對(duì)于T觸發(fā)器，欲使Qn+1=Qn，輸入T=（）15.一個(gè)512*8位的ROM芯片，地址線為（）條，數(shù)據(jù)線為（）條。16.對(duì)32個(gè)地址進(jìn)行譯碼，需要（）片74138譯碼器。17.存儲(chǔ)器起始地址為全0，256K*32的存儲(chǔ)系統(tǒng)的最高地址為（）。18.將下列各式變換成最簡與或式的形式（）（）（）19．五級(jí)觸發(fā)器的進(jìn)位模數(shù)最大為（）進(jìn)制。20.十進(jìn)制數(shù)（78.25）10轉(zhuǎn)換成十六進(jìn)制數(shù)是（），轉(zhuǎn)換成二進(jìn)制數(shù)是（），轉(zhuǎn)換成八進(jìn)制數(shù)是（），轉(zhuǎn)換成8421BCD碼為（）。21.將二進(jìn)制1100110轉(zhuǎn)換成余3碼為（），轉(zhuǎn)換成格雷碼為（）。22.設(shè)真值X=—0101，則X的原碼為（），反碼為（），補(bǔ)碼為（）。23.卡諾圖是（）的一種特殊形式。利用卡諾圖法花劍邏輯函數(shù)比（）法更容易得到簡化的邏輯函數(shù)表達(dá)式。24.函數(shù)L=AC+BC的對(duì)偶式為：（）。25.一個(gè)1024*16位的ROM芯片，地址線為（）位，數(shù)據(jù)線為（）位。26.對(duì)于JK觸發(fā)器，若J=K，可完成（）觸發(fā)器的邏輯功能。27.組合邏輯電路中部包含存儲(chǔ)信號(hào)的（）元件，它一般是由各種（）組合而成的。28.對(duì)64個(gè)地址進(jìn)行譯碼，需要（）片74138譯碼器。29.AB+AC化成最小項(xiàng)的形式為（）。30.將變換成或非的形式為（）。31.數(shù)制轉(zhuǎn)換(6.3125)10=()2(1101.1101)2=()1032.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值﹑原碼﹑反碼和補(bǔ)碼(+11/32)=()真值=()原碼=()反碼=()補(bǔ)碼(-15/64)=()真值=()原碼=()反碼=()補(bǔ)碼33.把下列3個(gè)數(shù)(76.125)D﹑(27A)H﹑(67)O按從大到小的次序排列()>()>()34.已知二進(jìn)制數(shù)1100101，將其轉(zhuǎn)換成格雷碼為()。35.已知格雷碼編碼為1100101，將其轉(zhuǎn)換成二進(jìn)制數(shù)為()。26.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（101001）B=（）D（110．1001）B=（）D36.將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)（51）=（）B=（）O=（）H（5．3125）=（）B=（）O=（）H37.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+104）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼（—39）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼38.將下列各式變換成最簡與或式的形式A+B=A+AB=A+AB=（A+B）（A+C）=二、選擇題.001)等值的十六進(jìn)制數(shù)學(xué)是()。(A)337.2(B)637.2(C)1467.1(D)c37.4是8421BCD碼的是（）(A)1010(B)0101(C)1100(D)11113．和二進(jìn)制碼1100對(duì)應(yīng)的格雷碼是（）(A)0011(B)1100(C)1010(D)0101如右圖，電路實(shí)現(xiàn)的邏輯功能F=（）(A)AB(B)0(C)A+B(D)1TTL電路中，高電平VH的標(biāo)稱值是（）(A)0.3V(B)2.4V(C)3.6V(D)5V和邏輯式相等的式子是()(A)ABC(B)1+BC(C)A(D)若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證（）任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)。以上說法都不正確。A+B+C++A=（）(A)A(B)(C)1(D)A+B+C下列等式不成立的是（）(A)(B)(A+B)(A+C)=A+BC(C)AB+AC+BC=AB+BC(D)10．(A)ABC(B)A+B+C(C)(D)三、簡答（8分）2、（1）化簡下面的式子（6分）（2）分析此組合邏輯電路的邏輯功能（7分）3、分析以下電路，說明電路功能。（10分）4.分析以下電路，說明電路功能。（10分）四、化簡題1.將邏輯函數(shù)轉(zhuǎn)化為最小項(xiàng)表達(dá)式。2.卡諾圖法化簡邏輯函數(shù)。CPJKQCPJKQ五、組合邏輯設(shè)計(jì)題1．3－8譯碼器的各輸入端的連接情況及第六腳輸入信號(hào)A的波形如下圖所示。試畫出輸出引腳的波形。（10分）。在舉重比賽中，有甲、乙、丙三位裁判，其中甲為主裁判，當(dāng)兩位或兩位以上裁判（其中必須包括甲裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉合格，才可發(fā)出合格信號(hào)，試用3-8譯碼器和邏輯門設(shè)計(jì)上述要求的組合邏輯電路。（10分）3．設(shè)計(jì)一個(gè)組合邏輯電路，其功能是將8-4-2-1BCD碼轉(zhuǎn)換成余3碼，門電路不限。畫出真值表并寫出相應(yīng)的邏輯表達(dá)式即可。（注：余3碼=BCD碼+0011）（12分）設(shè)計(jì)一個(gè)四位格雷碼變二進(jìn)制數(shù)的轉(zhuǎn)換電路，推出相應(yīng)的邏輯表達(dá)式即可（12分）5．（6分）用74LS151（8選一數(shù)據(jù)選擇器）實(shí)現(xiàn)三人表決電路（即三人表決一件事，按照少數(shù)服從多數(shù)的原則）。6．設(shè)計(jì)一個(gè)組合電路，用來判斷輸入的四位8421BCD碼A，B，C，D當(dāng)其值大于或等于5時(shí)，輸出為1，反之輸出為0。寫出邏輯表達(dá)式即可六、組合電路分析題1．已知邏輯電路如下圖所示，分析該電路的功能。2、分析下圖組合邏輯電路功能。（10分）3．已知電路如圖所示。（其中，觸發(fā)器為上升沿觸發(fā)的邊沿型D觸發(fā)器。）（1）寫出狀態(tài)方程；（2）畫出電路的狀態(tài)轉(zhuǎn)換圖（3）根據(jù)狀態(tài)轉(zhuǎn)換圖，說出電路的邏輯功能，檢查電路能否自啟動(dòng)。（18分）4．試分析如下電路，寫出F的表達(dá)式。(10分)5．分析下圖，寫出F的表達(dá)式。(15分)6．下圖中設(shè)初態(tài)，試分析該電路。(15分)《數(shù)字電路與數(shù)字邏輯》練習(xí)題二一、填空題（11.001)2=（）16=（）10(-1101)2=（）原碼=（）補(bǔ)碼（75)10=（）8421BCD=（）余3碼觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。米利型時(shí)序電路輸出信號(hào)與和有關(guān),沒有輸入變量的時(shí)序電路又稱型電路。如果某計(jì)數(shù)器中的觸發(fā)器不是同時(shí)翻轉(zhuǎn)，這種計(jì)數(shù)器稱為計(jì)數(shù)器，n進(jìn)制計(jì)數(shù)器中的n表示計(jì)數(shù)器的，最大計(jì)數(shù)值是。A/D轉(zhuǎn)換的基本步驟是﹑﹑﹑四個(gè)步驟。半導(dǎo)體存儲(chǔ)器從存，取功能上可以分為和。二、單項(xiàng)選擇題1．在下列（）輸入情況下，與非運(yùn)算的結(jié)果等于邏輯0。①全部輸入0②僅有一端輸入0③全部輸入1④僅有一端輸入12．下列器件中，屬于組合邏輯電路的是（）。①計(jì)數(shù)器和全加器②寄存器和比較器③計(jì)數(shù)器和寄存器④全加器和比較器3．一個(gè)8421BCD碼計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。①3②4③5④104．一個(gè)16選一數(shù)據(jù)選擇器，其地址輸入端有（）個(gè)。①1②2③4④85．不符合常用邏輯關(guān)系的說法是（）。①有0出0，全1出1②有0出1，全1出0③有1出1，全0出0④有0出0，有1出1DCPDCPQQJK①與非門②異或門③連接線④非門三、判斷題一個(gè)邏輯函數(shù)的對(duì)偶式只是將邏輯函數(shù)中的原變量換成反變量，反變量換成原變量。卡諾圖方格中1所對(duì)應(yīng)的最小項(xiàng)之和組成原函數(shù)。維持阻塞D觸發(fā)器克服了空翻。雙向移位寄存器電路中沒有組合邏輯電路。集電極開路門有高電平、低電平、高阻等狀態(tài)。鎖存器是克服了空翻的寄存器?；蚍情T組成的RS觸發(fā)器的約束條件是RS=0。觸發(fā)器的輸出是現(xiàn)態(tài)函數(shù)。編碼器可以構(gòu)成函數(shù)發(fā)生器。邏輯函數(shù)化簡后的結(jié)果是唯一的。四、計(jì)算題1．集成電路定時(shí)器555構(gòu)成的定時(shí)電路和輸入波形Vi如圖所示，已知輸入波形V1的周期為T1=500ms。（1）請(qǐng)說明該電路組成什么功能的脈沖電路？（2）試畫出所對(duì)應(yīng)的輸出電壓Vo的工作波形。（3）求出暫穩(wěn)寬度tw和輸出波形的周期。（8分）五、簡答題（8分）2．試用2片64╳8位的RAM組成128╳8位的存儲(chǔ)器。（8分）3．用74LS138（3-8譯碼器）和與非門組合實(shí)現(xiàn)邏輯函數(shù)的組合邏輯電路，并說明功能。4．組合邏輯電路如圖，試寫出F的最簡表達(dá)式，并說明功能。&&&&&FAB六、畫圖題1．用兩個(gè)74LS138設(shè)計(jì)一個(gè)4-16的譯碼器。（10分）2.下降沿觸發(fā)的主從RS觸發(fā)器輸入信號(hào)波形如下圖所示，請(qǐng)畫出輸出端Q、的對(duì)應(yīng)波形。（設(shè)觸發(fā)器初態(tài)為0）3.上升沿觸發(fā)的維持-阻塞D觸發(fā)器輸入信號(hào)波形如下圖所示，請(qǐng)畫出輸出端Q、的對(duì)應(yīng)波形。（設(shè)觸發(fā)器初態(tài)為0）4.如題下圖所示的電路和波形，試畫出Q端的波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。5、F（A，B，C，D）=∑m（0，2，5，7，8，10，13，15）6.用74LS138設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)函數(shù)F=AB+BC（10分）七、分析題2．分析下面的電路圖，畫出其狀態(tài)表和狀態(tài)圖，并說明電路的功能3.分析下面的電路圖，說明其功能4.分析下面的電路圖，畫出其狀態(tài)表。八、設(shè)計(jì)題1、試用正邊沿JK觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，其狀態(tài)轉(zhuǎn)換圖如圖所示。（10分）2．用D觸發(fā)器設(shè)計(jì)一個(gè)“0011”3．試設(shè)計(jì)一個(gè)8421BCD碼的檢碼電路。要求當(dāng)輸入量DCBA≤2或≥7時(shí)，電路輸出F為高電平，否則為低電平。用與非門設(shè)計(jì)該電路，寫出F表達(dá)式。（6分）4．分析下圖所示的各邏輯電路，分別寫出圖（a）,(b)中F1（A，B，C，D）的最簡與或表達(dá)式，F(xiàn)2（A，B，C，D）的最小項(xiàng)